[發明專利]編程方法及應用該編程方法的存儲器裝置

無效

• 申請號: 200910003592.1
• 申請日: 2009-01-20
• 公開（公告）號: CN101533672A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 洪俊雄;何信義
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

技術領域

本發明是有關于一種編程方法及應用該編程方法的存儲器裝置，且特別是有關于一種可使閾值電壓值更精確的編程方法及應用該編程方法的存儲器裝置。

背景技術

非易失性存儲器的應用廣泛，例如手機、數字相機、個人數字助理(PDA)，均為應用非易失性存儲器的產品。非易失性存儲器包括多種型式，一種常見的非易失性存儲器是閃存。

存儲器陣列具有多個存儲單元。存儲單元可用以捕捉(trap)電荷，所補捉的電荷量的多寡將影響各存儲單元的閾值電壓的狀態，來達到儲存數據的目的。也就是說，根據存儲單元的閾值電壓的狀態，便能夠得知所儲存的數據內容。再者，于具有多個存儲單元的存儲器陣列中，由于各個存儲單元的物理特性并不完全相同，因此，即使儲存相同的數據，各個存儲單元的閾值電壓也不會完全一樣，故一般是以閾值電壓分布(distribution)來表示存儲器陣列的狀態。

請參照圖1，其繪示存儲器陣列的閾值電壓分布的一例的示意圖。于此例中，是假設每個存儲單元可儲存1個位的數據，則存儲單元的狀態可為二種閾值電壓狀態S1及S2之一。由于閾值電壓分布將會影響存儲單元的讀取操作，所以，若各個閾值電壓狀態所表示的閾值電壓值的范圍愈寬，則愈可能產生讀取錯誤。因此，如何在對存儲單元進行編程的動作時，使存儲器陣列的閾值電壓分布范圍變窄，是業界所致力的方向之一。

發明內容

有鑒于此，本發明是有關于一種編程方法及應用該編程方法的存儲器裝置，通過執行兩次編程的動作，能使存儲器陣列的閾值電壓分布范圍變窄，以提高讀取數據時的正確性。

根據本發明的第一方面，提出一種編程方法，應用于一存儲器。存儲器具有多個存儲單元(memory?cell)。此方法包括下列步驟。響應于一第一編程指令，以對此多個存儲單元的其中之一目標存儲單元進行編程。響應于一第二編程指令，以對此目標存儲單元進行編程。

根據本發明的第二方面，提出一種存儲器裝置，包括多個存儲單元及一控制電路。控制電路用以響應于一第一編程指令，以對存儲單元的其中之一目標存儲單元進行編程，且還用以響應于一第二編程指令，以對此目標存儲單元進行編程。

為讓本發明的上述內容能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1繪示存儲器陣列的閾值電壓分布的一例的示意圖。

圖2繪示依照本發明的一實施例的編程方法的流程圖。

圖3A繪示依照本發明的一實施例的存儲器裝置的示意圖。

圖3B及圖3C繪示為圖3A的存儲器裝置所執行的編程方法的詳細流程圖。

圖4繪示為虛擬接地存儲器陣列的架構的一例的示意圖。

圖5A繪示產生相鄰效應前的虛擬接地存儲器陣列的閾值電壓分布。

圖5B繪示產生相鄰效應后的虛擬接地存儲器陣列的閾值電壓分布。

圖5C繪示進行第二次編程的動作后的虛擬接地存儲器陣列的閾值電壓分布。

圖6繪示為NAND閃存陣列的架構的一例的示意圖。

圖7繪示為圖6的相鄰存儲單元于耦合效應下的等效電路圖的一例。

【主要元件符號說明】

300：存儲器裝置

302：存儲器陣列

304：控制電路

306：狀態緩存器

402：虛擬接地存儲器陣列

602：NAND閃存陣列

BL0～BL3：位線

M：存儲單元

S210～S220、S301～S316：流程步驟

SL1、SL2：選擇線

WL0～WL2：字線

具體實施方式

請參照圖2，其繪示依照本發明的一實施例的編程方法的流程圖。于本發明所提出的編程方法中，此方法是應用于具有多個存儲單元的一存儲器。此方法包括下列步驟。于步驟S210中，響應于一第一編程指令，以對此多個存儲單元的其中之一目標存儲單元進行編程。于步驟S220中，響應于一第二編程指令，以對此目標存儲單元進行編程。

下面進一步地說明如何于一存儲器裝置中執行本發明的編程方法。請參照圖3A，其繪示依照本發明的一實施例的存儲器裝置的示意圖。同時，請配合參照圖3B及圖3C，其繪示為圖3A的存儲器裝置所執行的編程方法的詳細流程圖。存儲器裝置300包括一存儲器陣列302、一控制電路304及一狀態緩存器306。存儲器陣列302具有多個存儲單元(memory?cell)M，各個存儲單元M具有其地址。