[發明專利]以半雙工通信協議達成的虛擬全雙工通信方法與裝置

有效

• 申請號: 200910001638.6
• 申請日: 2009-01-09
• 公開（公告）號: CN101515849A
• 公開（公告）日: 2009-08-26
• 發明（設計）人: 劉一力
• 申請（專利權）人: 宏正自動科技股份有限公司
• 主分類號: H04L5/14
• 分類號: H04L5/14;H04L1/16;H04L12/56
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

技術領域

本發明是有關于一種通信方式，特別是一種以半雙工通信方式達成虛擬全雙工通信的方法。

背景技術

傳統的RS485(亦稱為EIA-485)通信方式是使用一主從架構(master-slavearrangement)，其是先由主端(master)發出一請求，然后再由從端(slave)響應。這樣的系統是一半雙工系統(half-duplex?system)，因為系統中的每個裝置(主端或從端)均無法同時傳送及接收信號。如果從端有一筆數據欲傳送到主端，從端必須等待直到其收到從主端發出的請求。如果主端在發出數次請求之間的時間間隔很長，則從端的數據將無法及時地被傳送到主端，因而造成數據傳遞的延遲。另一方面，若縮短主端發出請求的時間間隔，將會增加主端中央處理器以及從端中央處理器的負擔。

發明內容

本發明是有關于一種通信方法及裝置，可實質上排除一或多個現有技術的限制與缺點所造成的問題。

本發明的一目的是提供一虛擬全雙工通信(presudo-full?duplexcommunication)系統及方法，其以RS485作為底層的通信協議。

本發明另外的特征與優點將在以下的詳細說明中提出，且其中部分可由詳細說明明顯看出或是由其中得到教示。本發明的目的及其它優點可由以詳細說明、專利申請范圍及附加圖標特別指出的結構所實現及得到。

為達成依據本發明的目的上述及其它優點，本發明提供一種系統，包含：一主端，該主端包含一第一處理器、一以一第一緩沖存儲器連接至該第一處理器的第一邏輯電路以及一連接于該第一邏輯電路的第一收發器；其中該第一收發器適于連接至一通信鏈接(communication?link)；且其中該第一邏輯電路是以該通信鏈接來傳送初始化請求，以經由該通信鏈接接收確收消息，以及?響應于所接收的確收消息由該通信鏈接傳送多個確收消息或是多個伴隨來自其緩沖存儲器的數據的確收消息。本系統還包含一從端，該從端包含第二處理器、一以一第二緩沖存儲器連接至該第二處理器的第二邏輯電路、以及一連接于該第二邏輯電路的第二收發器；其中該第二收發器是連接至該通信鏈接；其中該第二邏輯電路經由該通信鏈接接收多個初始化請求及多個來自該第一邏輯電路的確收消息，以及響應于所接收的初始化請求傳送多個確收消息或是多個伴隨其緩沖存儲器的數據的確收消息至該第一邏輯電路。

在本發明的另一觀點中，本發明提供一種由一主端所執行的通信方法，該主端包含一處理器、一以一緩沖存儲器連接至該處理器的邏輯電路，以及一連接于該邏輯電路的收發器，該收發器適于連接至一通信鏈接，該方法包含下列步驟：該處理器傳送數據至該緩沖存儲器或傳送來自該緩沖存儲器的數據；該邏輯電路由該通信鏈接傳送多個初始化請求或是多個伴隨來自其緩沖存儲器的數據的初始化請求；該邏輯電路由該通信鏈接接收確收消息；該邏輯電路響應于所接收的確收消息由該通信鏈接傳送多個確收消息或是多個伴隨來自其緩沖存儲器的數據的確收消息。

在本發明的再一觀點中，本發明提供一種主端與從端之間的通信方法，該主端包含一第一處理器、一以一第一緩沖存儲器連接至該第一處理器的第一邏輯電路、以及一連接至該第一邏輯電路的第一收發器。該從端包含一第二處理器、一以一第二緩沖存儲器連接至該第二處理器的第二邏輯電路、以及一連接至該第二邏輯電路的第二收發器。該方法包含下列步驟：該第一處理器傳送數據至該第一緩沖存儲器或傳送來自該第一緩沖存儲器的數據；該第二處理器傳送數據至該第二緩沖存儲器或傳送來自該第二緩沖存儲器的數據；該第一邏輯電路傳送多個初始化請求或是多個伴隨來自其緩沖存儲器的數據的初始化請求至該第二邏輯電路；該第二邏輯電路響應于該些初始化請求傳送多個確收消息或是多個伴隨來自其緩沖存儲器的數據的確收消息至該第一邏輯電路；該第一邏輯電路響應于來自該第二邏輯電路的確收消息傳送多個確收消息或是多個伴隨來自其緩沖存儲器的數據的確收消息至該第二邏輯電路；及該第二邏輯電路響應于來自該第一邏輯電路的確收消息傳送多個確收消息或是多個伴隨來自其緩沖存儲器的數據的確收消息至該第一邏輯電路。