[發明專利]制造微電子裝置的方法及應用此方法的半導體裝置

無效

• 申請號: 200910000109.4
• 申請日: 2009-01-05
• 公開（公告）號: CN101630653A
• 公開（公告）日: 2010-01-20
• 發明（設計）人: 許俊豪;謝佳達;吳俊沛;李俊鴻
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L21/764;H01L21/762;H01L21/8247;H01L27/115
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽 寧;張華輝

1、一種制造微電子裝置的方法，其特征在于其至少包括以下步驟：

形成多數個凹陷的淺溝渠隔離特征于一半導體基材中，并定義一半導體區于該些凹陷的淺溝渠隔離特征的相鄰二者間；

形成一穿隧介電特征于該半導體區之內；

形成一氮化物層于該些凹陷的淺溝渠隔離特征及該穿隧介電特征上；

蝕刻該氮化物層，以形成多數個氮化物開口于該些凹陷的淺溝渠隔離特征內；

通過該些氮化物開口來部分地移除該些凹陷的淺溝渠隔離特征，而產生介于該氮化物層及該些凹陷的淺溝渠隔離特征間的多數個間隙；以及

形成一第一介電材料于該氮化物層的多數個表面，并密封該些氮化物開口。

2、根據權利要求1所述的制造微電子裝置的方法，其特征在于更至少包括：在該部分地移除該些凹陷的淺溝渠隔離特征的步驟后；及該形成該第一介電材料的步驟前，形成一薄介電層于該氮化物層的該些表面及該半導體基材的多數個側壁。

3、根據權利要求2所述的制造微電子裝置的方法，其特征在于其中所述的形成一薄介電層的步驟包括：使用基根氧化制程形成一薄氧化硅層。

4、根據權利要求1所述的制造微電子裝置的方法，其特征在于其中所述的形成多數個凹陷的淺溝渠隔離特征的步驟包括：

形成多數個溝渠于該半導體基材中；以及

以化學氣相沉積法將一第二介電材料填充于該些溝渠中；

其中該以化學氣相沉積法將該第二介電材料填充于該些溝渠的步驟包括以高密度等離子體化學氣相沉積法形成氧化硅。

5、根據權利要求1所述的制造微電子裝置的方法，其特征在于其中所述的穿隧介電特征包括有氧化硅。

6、根據權利要求1所述的制造微電子裝置的方法，其特征在于其中所述的形成一氮化物層的步驟包括：形成一高硅含量的氮化硅層。

7、根據權利要求1所述的制造微電子裝置的方法，其特征在于其中所述的蝕刻該氮化物層的步驟包括：

形成一非共形聚合物層于該氮化物層上，其中該非共形聚合物層是一自我對準遮罩；

利用等離子體干蝕刻切穿位于該些凹陷的淺溝渠隔離特征上的該氮化物層；以及

移除該非共形聚合物層。

8、根據權利要求1所述的制造微電子裝置的方法，其特征在于其中所述的部分地移除該些凹陷的淺溝渠隔離特征的步驟包括：通過該氮化物開口施以濕蝕刻于該些凹陷的淺溝渠隔離特征上。

9、一種制造微電子裝置的方法，其特征在于其至少包括以下步驟：

提供一硅基材，其中該硅基材具有位于一介電區中的一凹陷的溝渠隔離特征，及位在相鄰于該介電區的一硅結構區中的一硅結構特征；

形成一穿隧介電特征于該硅基材上的該硅結構區之內；

形成一高硅含量的氮化硅層于該硅基材上；

蝕刻該高硅含量的氮化硅層以形成一開口于該介電區之內；

通過該開口蝕刻該凹陷的溝渠隔離特征以形成介于該高硅含量的氮化硅層及該凹陷的溝渠隔離特征之間的一間隙；以及

形成一第一介電材料于該高硅含量的氮化硅層，及該硅結構特征的側壁上。

10、根據權利要求9所述的制造微電子裝置的方法，其特征在于其中所述的形成一第一介電材料的步驟包括：

使用基根氧化制程來形成一薄氧化硅層；以及

形成一高溫氧化物層于該薄氧化硅層上。

11、根據權利要求9所述的制造微電子裝置的方法，其特征在于其中所述的形成一穿隧介電特征的步驟包括：形成一氧化硅層于該硅結構特征上。

12、一種半導體裝置，其特征在于其至少包括：

一凹陷的淺溝渠隔離特征，形成于一半導體基材上，其中該凹陷的淺溝渠隔離特征定義出一淺溝渠隔離區及一半導體區；

一穿隧氧化物特征，設在該半導體基材上的該半導體區之內；

一氮化硅層，設在該半導體基材上，且位在該穿隧氧化物特征及該凹陷的淺溝渠隔離特征上；以及

一氧化硅層，位于該淺溝渠隔離區之內，且穿插介于該凹陷的淺溝渠隔離特征及該氮化硅層之間，其中該氧化硅層將該氮化硅層從該半導體基材的側壁隔離出來。

13、根據權利要求12所述的半導體裝置，其特征在于其中所述的氧化硅層是設置來定義介于該氧化硅層與該凹陷的淺溝渠隔離特征之間的一孔洞。