[發明專利]半導體器件及其制造方法

有效

• 申請號: 200880129901.3
• 申請日: 2008-06-18
• 公開（公告）號: CN102067293A
• 公開（公告）日: 2011-05-18
• 發明（設計）人: 北田秀樹
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L21/3205
• 分類號: H01L21/3205;H01L23/52
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 郭曉東;馬少東

技術領域

本發明涉及半導體器件及其制造方法，特別涉及具有如下配線的半導體器件及其制造方法，在該配線中添加了發揮遷移(migration)抑制作用的金屬。

背景技術

隨著半導體器件的高集成化和芯片(chip)面積的縮小化，配線的微細化以及多層化正在發展。在具有多層配線的邏輯電路中，在配線上傳播的信號的延遲正在成為限制邏輯電路的動作速度的支配性的要素。在配線上傳播的信號的延遲與配線電阻和配線間寄生電容之積相關。若配線微細化，則配線電阻、配線間的寄生電容有增加的傾向。為了抑制信號的傳播延遲，有效的是配線的低電阻化、降低寄生電容。為了降低寄生電容，有效的是使用介電常數低的層間絕緣膜。作為低介電常數的絕緣材料，多孔硅(porous?silica)、SiOC(含碳的氧化硅)等無機低介電常數絕緣材料、陶氏化學公司(The?Dow?Chemical?Company)制的SiLK(注冊商標，為一種高分子材料)等有機低介電常數絕緣材料為人們所知。這些材料含有硅(Si)以及氧(O)，并且介電常數比SiO低。

為了降低配線電阻，利用電阻率低的銅(Cu)來代替鋁(Al)作為配線材料的技術正在實用化。銅層難以利用光刻法(photolithography)和蝕刻法(etching)來高精度地刻畫圖案(patterning)。因此，通常采用金屬鑲嵌法(damascene)，該金屬鑲嵌法是指，在絕緣層上形成配線用凹部，將銅層埋入，并通過化學機械研磨(CMP：chemical?mechanical?polishing)法除去絕緣層上的不需要部分的方法。

另外，銅具有擴散到絕緣膜中的性質。銅的擴散使絕緣膜的絕緣特性劣化。為了防止銅的擴散，在配線用凹部中首先通過濺射(sputtering)法等形成具有抑制銅擴散的功能的TiN、Ta等導電性阻擋(barrier?metal)層，并通過濺射法等在其上形成電鍍用銅種子層(copper?seed?layer)。通過電鍍法在銅種子層上形成將成為主配線層的銅層，并通過CMP法除去不需要的金屬層。以覆蓋銅配線的方式，形成SiN、SiC等絕緣性銅擴散防止膜。

在鋁配線中，鋁原子因電流而遷移(migrate)的電遷移(electro?migration)為人們所知。銅比鋁難于發生電遷移。但是，在銅配線中也會發生電遷移。即使將Al配線變更為Cu配線，也會發生以下現象：并不能流動根據標定值(bulk?value)可期待的大小的大電流。銅配線的上表面被絕緣性的銅擴散防止膜覆蓋，但該銅擴散防止膜相對該銅層的緊貼性低。

眾所周知，銅配線層與絕緣性銅擴散防止膜的界面產生空洞(void)。

阻擋金屬層與銅配線層之間能夠形成良好的界面，但是絕緣性銅擴散防止膜與銅配線層之間不能形成良好的界面。絕緣性銅擴散防止膜與銅配線層之間的緊貼性差，它們的界面處的銅原子容易移動，所以可能會容易發生界面擴散。如果銅原子在與絕緣性銅擴散防止膜之間的界面上開始界面擴散，則與空穴相鄰的銅原子將進行體積移動，若進行體積移動的銅原子不足則產生空洞并生長。

眾所周知，為了提高銅配線的可靠性，在銅中添加銀、鋁等，并且通過含有添加物來抑制原子流，由此提高抗電遷移性。

這樣，通過在銅配線中添加具有遷移抑制功能的金屬原子，銅的晶界擴散、界面擴散得以抑制，并且將改善抗電遷移性。然而，如果在銅中添加雜質金屬原子，則配線電阻表現出增大的傾向。例如，添加了約2wt％的Al的銅與純銅相比，其電阻率竟增加兩到三成。

專利文獻1：國際公開WO2004/088745號公報

專利文獻2：日本特開2005-38999號公報

發明內容

為了提高配線的可靠性，希望在配線中添加具有遷移抑制功能的金屬原子，但不希望因添加物而導致電阻值增加。

本發明的目的在于提供具有特定配線的半導體器件以及其制造方法，該特定配線是指，能夠抑制電阻值的增加并且能夠抑制遷移從而提高可靠性的配線。

本發明的一個技術方案提供的半導體器件具有：

形成有多個半導體元件的半導體襯底；

層疊在所述半導體襯底上方的多個層間絕緣膜；

第一級的第一配線用溝道，其形成在作為所述多個層間絕緣膜之一的第一級層間絕緣膜上；