[發(fā)明專利]用于實(shí)時(shí)信號(hào)處理的方法和裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200880110367.1
• 申請(qǐng)日: 2008-07-07
• 公開（公告）號(hào): CN101861585A
• 公開（公告）日: 2010-10-13
• 發(fā)明（設(shè)計(jì)）人: X·王
• 申請(qǐng)（專利權(quán)）人: 阿克西斯半導(dǎo)體有限公司
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 劉瑜;王英

1.一種靈活的數(shù)據(jù)流水線架構(gòu)，用于適應(yīng)基本上所有類型的用于不同應(yīng)用的軟件計(jì)算指令集，所述數(shù)據(jù)流水線架構(gòu)具有組合的可編程嵌入式處理器和可重配置的流水線級(jí)，響應(yīng)于不同應(yīng)用的指令集，所述流水線級(jí)的順序和長(zhǎng)度發(fā)生改變，從而建立相對(duì)應(yīng)的處理器及其功能部件間的連接的配置，以特別適用于所述應(yīng)用。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)流水線架構(gòu)，其中，所述功能部件通過(guò)切換件以動(dòng)態(tài)、并行以及靈活的方式進(jìn)行通信。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)流水線架構(gòu)，其中，所述切換件是在實(shí)時(shí)操作期間通過(guò)每一個(gè)指令集來(lái)配置的。

4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)流水線架構(gòu)，其中，所述指令集由軟件編譯器來(lái)生成，所述軟件編譯器接收應(yīng)用軟件指令并且對(duì)所述應(yīng)用軟件指令進(jìn)行分析，以確定在每個(gè)應(yīng)用中需要執(zhí)行哪些計(jì)算任務(wù)，以及如何配置所述處理器和所述功能部件間的連接，來(lái)適應(yīng)所述應(yīng)用軟件指令。

5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)流水線架構(gòu)，其中，在指令解碼之后，流水線級(jí)的長(zhǎng)度和所述流水線級(jí)的順序隨時(shí)間和應(yīng)用的不同而改變。

6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)流水線架構(gòu)，其中，與固定的單一流水線數(shù)據(jù)流形成對(duì)比的是，對(duì)所述功能部件的所述配置允許有靈活的結(jié)構(gòu)。

7.根據(jù)權(quán)利要求4所述的數(shù)據(jù)流水線架構(gòu)，其中，不同大小的簡(jiǎn)單軟件指令集和復(fù)雜軟件指令集二者都被有效率實(shí)現(xiàn)，以同時(shí)使用同一流水線。

8.根據(jù)權(quán)利要求4所述的數(shù)據(jù)流水線架構(gòu)，其中，所述切換件是交叉連接的切換矩陣類型，并且所述處理器的功能部件包括通過(guò)所述切換件可動(dòng)態(tài)且并行互連的存儲(chǔ)器單元和加法器與乘法器這樣的數(shù)學(xué)執(zhí)行單元。

9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)流水線架構(gòu)，其中，所述架構(gòu)可以針對(duì)計(jì)算密集型應(yīng)用而擴(kuò)展，與復(fù)雜性較低的應(yīng)用相比，所述計(jì)算密集型應(yīng)用需要更多數(shù)學(xué)執(zhí)行單元。

10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)流水線架構(gòu)，其中，在具體應(yīng)用的設(shè)計(jì)周期期間確定數(shù)學(xué)和/或存儲(chǔ)器單元的數(shù)量，而不需要對(duì)所述編譯器進(jìn)行修改，并且對(duì)開發(fā)時(shí)間具有很小的影響。

11.根據(jù)權(quán)利要求8所述的數(shù)據(jù)流水線架構(gòu)，其中，所述存儲(chǔ)器單元被劃分成連接到所述切換件的數(shù)個(gè)組，由此增加存儲(chǔ)器訪問(wèn)帶寬并且使得能夠充分使用多個(gè)數(shù)學(xué)單元。

12.根據(jù)權(quán)利要求11所述的數(shù)據(jù)流水線架構(gòu)，其中，所述處理器被配置來(lái)執(zhí)行并行處理，從而有效率地充分使用內(nèi)部處理器的功能部件的計(jì)算能力。

13.根據(jù)權(quán)利要求12所述的數(shù)據(jù)流水線架構(gòu)，其中，所述有效率性使得能夠減少每一個(gè)應(yīng)用所需的總時(shí)鐘速率周期。

14.根據(jù)權(quán)利要求13所述的數(shù)據(jù)流水線架構(gòu)，其中，較低的時(shí)鐘速率降低了功耗，并且允許在兩個(gè)流水線級(jí)之間有更多的邏輯，從而使得流水線級(jí)減少。

15.根據(jù)權(quán)利要求13所述的數(shù)據(jù)流水線架構(gòu)，其中，較低的時(shí)鐘速率提供更強(qiáng)的計(jì)算力，從而允許處理更復(fù)雜的計(jì)算和應(yīng)用。

16.根據(jù)權(quán)利要求2所述的數(shù)據(jù)流水線架構(gòu)，其中，所述切換件連接所述處理器內(nèi)部的處理器功能部件，這與將所述處理器功能部件置入固定流水線級(jí)中是不同的。

17.根據(jù)權(quán)利要求2所述的數(shù)據(jù)流水線架構(gòu)，其中，所述處理器的特征在于：(1)是動(dòng)態(tài)可配置的，因?yàn)槠鋬?nèi)部結(jié)構(gòu)能夠隨時(shí)間改變，(2)是可擴(kuò)展的，因?yàn)楣δ懿考臄?shù)量?jī)H由具體應(yīng)用來(lái)確定，以及(3)是可編程的，因?yàn)槠涫强蓱?yīng)用到許多不同應(yīng)用的實(shí)際的處理器。

18.一種靈活的數(shù)據(jù)流水線結(jié)構(gòu)，用于適應(yīng)用于不同程序應(yīng)用的軟件計(jì)算指令，所述數(shù)據(jù)流水線結(jié)構(gòu)組合的可編程嵌入式處理器和可重配置的流水線級(jí)，響應(yīng)于不同程序應(yīng)用的指令，所述流水線級(jí)的順序和長(zhǎng)度發(fā)生改變；所述處理器包括：程序存儲(chǔ)器，用于存儲(chǔ)來(lái)自編譯器的應(yīng)用指令；連接到所述程序存儲(chǔ)器的指令獲取和解碼單元；切換矩陣，其選擇性地將多個(gè)數(shù)學(xué)執(zhí)行單元和存儲(chǔ)器單元進(jìn)行互連，并且受指令解碼單元饋送的切換控制單元控制；所述切換矩陣通過(guò)兩個(gè)單元之間任何允許的連接以及所述切換矩陣連接到DMA來(lái)提供全部訪問(wèn)切換。

19.根據(jù)權(quán)利要求18所述的數(shù)據(jù)流水線結(jié)構(gòu)，其中，所述數(shù)學(xué)執(zhí)行單元是從由整數(shù)乘法器、整數(shù)ALU、浮點(diǎn)乘法器和浮點(diǎn)ALU所組成的組中選擇的。