[發明專利]令牌協議

有效

• 申請號: 200880023610.6
• 申請日: 2008-05-27
• 公開（公告）號: CN101689159A
• 公開（公告）日: 2010-03-31
• 發明（設計）人: 邁克爾·戴維·梅
• 申請（專利權）人: XMOS有限公司
• 主分類號: G06F13/36
• 分類號: G06F13/36
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 余 剛;吳孟秋

1.一種在處理器之間的鏈路上傳遞令牌的方法，所述鏈路包括一 線和零線，其中，所述一線上的邏輯轉換指示邏輯一，所述零 線上的邏輯轉換指示邏輯零，所述方法包括：

傳遞令牌的第一部分；以及

傳遞所述令牌的第二部分，以確保所述令牌中的邏輯一位 的總數是偶數、所述令牌中的邏輯零位的總數是偶數，從而所 述鏈路在所述令牌的結尾返回到休眠狀態。

2.根據權利要求1所述的方法，包括確定傳遞數據令牌還是傳遞 控制令牌，其中，所述第一部分包括：

信息部分，用于在確定傳遞數據令牌的情況下傳送數據， 在確定傳遞控制令牌的情況下傳送控制信息；以及第一附加 位，用于指示所述令牌是數據令牌還是控制令牌。

3.根據權利要求1所述的方法，其中，所述鏈路在同一電路板或 芯片上的處理器之間。

4.根據權利要求1所述的方法，其中，所述第一部分具有由偶數 個信息位和第一附加位組成的奇數個位，其中，所述第二部分 是第二附加位。

5.根據權利要求4所述的方法，包括確定所述第一部分是否包含 偶數個為邏輯一的位和奇數個為邏輯零的位，或者確定所述第 一部分是否包含奇數個為邏輯一位和偶數個為邏輯零的位；

其中，在所述第一部分包含偶數個邏輯一和奇數個邏輯零 的條件下，所述第二部分是邏輯零位；以及

在所述第一部分包含奇數個邏輯一和偶數個邏輯零的條 件下，所述第二部分是邏輯一位。

6.根據權利要求5所述的方法，包括通過對所述第一部分進行逐 位XOR來計算所述第二部分。

7.根據權利要求2所述的方法，其中，所述信息部分為八個位。

8.根據權利要求4所述的方法，其中，在所述令牌內的傳遞順序 是：所述第一附加位、信息部分、然后是所述第二附加位。

9.根據權利要求1所述的方法，其中，所述第一部分由在其中一 個所述處理器上執行的軟件生成，所述第二部分由所述鏈路中 的硬件生成。

10.根據權利要求9所述的方法，其中，所述第一部分是在所述處 理器之一上執行的指令的操作數。

11.根據權利要求2所述的方法，其中，所述令牌是結構定義的控 制令牌，所述方法包括使用所述控制令牌來觸發所述互連中的 邏輯，以控制所述互連的部件。

12.根據權利要求11所述的方法，包括通過使用在目的處理器上 執行的軟件來接收所述結構定義的控制令牌，以便在軟件中執 行功能。

13.根據權利要求12所述的方法，其中，所述結構定義的控制令 牌僅是對在目的處理器上執行的特權軟件可訪問的特權控制 令牌。

14.根據權利要求2所述的方法，其中，所述令牌是軟件定義的控 制令牌。

15.根據權利要求1所述的方法，其中，所述令牌在包括用于指定 目的處理器的一個或多個頭令牌的消息中被傳遞。

16.根據權利要求1所述的方法，其中，在具有電路的互連上傳遞 所述令牌，所述電路包括開關和鏈路，所述鏈路連接在陣列的 兩個以上處理器之間。

17.一種在處理器之間的鏈路上傳遞令牌的設備，包括多個處理器 以及所述處理器之間的鏈路，所述鏈路包括一線和零線，其中， 所述一線上的邏輯轉換指示邏輯一，所述零線上的邏輯轉換指 示邏輯零，其中，所述處理器中的至少第一處理器被配置為包 括：

傳遞模塊，傳遞令牌的第一部分，并且

所述傳遞模塊還傳遞所述令牌的第二部分，以確保所述令 牌中的邏輯一位的總數是偶數、所述令牌中的邏輯零位的總數 是偶數，從而所述鏈路在所述令牌的結尾返回到休眠狀態。