[發明專利]垂直電流受控絕緣體上硅(SOI)器件及其形成方法

有效

• 申請號: 200880015957.6
• 申請日: 2008-06-10
• 公開（公告）號: CN101681909A
• 公開（公告）日: 2010-03-24
• 發明（設計）人: R·小高希爾;J·李;S·米特拉;C·S·普特楠;M·穆薩
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/74;H01L21/762
• 代理公司: 北京市中咨律師事務所
• 代理人: 于 靜;楊曉光

1.一種絕緣體上硅(SOI)集成電路(IC)芯片，其包括連接至多個芯片輸入/輸出(I/O)襯墊的IC，至少一個芯片I/O襯墊被連接到垂直可控硅整流器(SCR)，所述垂直SCR包括：

第一摻雜劑類型的掩埋擴散區，所述掩埋擴散區位于所述SOI?IC芯片的半導體襯底的表面中，且被設置在籽晶孔中，所述籽晶孔延伸穿過有源表面層和絕緣層而到達所述表面；

外延層，其由所述掩埋擴散區向上延伸到所述有源表面層，所述外延層包括在所述掩埋擴散區處的第二摻雜劑類型的第二類型區域，以及在所述第二類型區域上方的所述第一摻雜劑類型的第一類型區域；以及

多晶硅層，位于所述外延層上，所述多晶硅層被摻雜為所述第二摻雜劑類型。

2.如權利要求1所述的SOI?IC芯片，所述垂直SCR還包括在所述外延層中的多個擴散區，所述多個擴散區中的至少一個為與所述第一類型區域接觸的第一類型擴散區，且所述多個擴散區中的至少另一個為與所述第二類型區域接觸的第二類型擴散區。

3.如權利要求2所述的SOI?IC芯片，所述垂直SCR還包括到每一個擴散區和到所述掩埋擴散區的接觸，其中到所述掩埋擴散區的所述接觸位于接觸襯里中。

4.一種用于形成集成電路芯片的方法，所述方法包括以下步驟：

a)提供絕緣體上硅(SOI)晶片；

b)開口籽晶孔，所述籽晶孔穿過所述SOI晶片的表面層而到達半導體襯底；

c)在每一個所述籽晶孔中的所述半導體襯底中形成掩埋擴散區；

d)在所述擴散區上形成外延層，所述外延層填充各個籽晶孔；以及

e)形成到所述掩埋擴散區和所述外延層中的每一個的接觸，所述接觸與由所述掩埋擴散區和所述外延層所形成的電路部件的相對的端接觸。

其中開口所述籽晶孔的步驟(b)包括：

i)構圖所述表面層；

ii)選擇性地去除部分的經構圖的所述表面層；以及

iii)去除由于上述的去除所述部分而暴露出的絕緣體，且暴露的所述絕緣體被去除直至所述半導體襯底。

所述半導體襯底為P型硅，且在所述襯底中形成所述掩埋擴散區的步驟(c)包括以成角度的注入并使用N型摻雜劑來注入所述硅襯底的暴露表面；

其中形成所述外延層的步驟(d)包括在所述掩埋擴散區上生長本征摻雜的P型硅；

形成所述外延層的步驟(d)還包括在所述外延層的上表面中形成穿過所述表面層的淺溝槽，且所述上表面的一部分通過所述淺溝槽而與所述上表面的剩余部分隔離；

其中形成所述外延層的步驟(d)還包括以下步驟：

i)在所述外延層上表面的部分中形成N型層；以及

ii)在所述N型層上形成P型層；

其中在步驟(d)(ii)中形成的所述P型層為多晶硅層，且形成所述接觸的步驟(e)包括以下步驟：

i)鄰近所述多晶硅層形成N型擴散區，且在所述剩余部分的表面中形成P型擴散區；以及

ii)形成到每一個擴散區的接觸；

上述的形成到所述掩埋擴散區的接觸的步驟包括：形成穿過外側淺溝槽而到達所述掩埋擴散區的接觸襯里，以及在所述接觸襯里中形成到所述掩埋擴散區的所述接觸；

其中至少一個所述電路部件為垂直可控硅整流器(SCR)。

5.如權利要求4所述的方法，其中在所述接觸襯里中形成到所述掩埋擴散區的金屬接觸。

6.如權利要求4所述的方法，其中在所述接觸襯里中形成到所述掩埋擴散區的摻雜的多晶硅接觸。

7.如權利要求4所述的方法，其中在步驟(e)(i)之前，所述方法還包括在所述剩余部分處的所述外延層中形成P阱，所述P型擴散區被形成在所述P阱中。

8.如權利要求7所述的方法，其中上述的形成到所述掩埋擴散區的所述接觸的步驟包括：

在所述接觸襯里中形成第一摻雜多晶硅層，所述第一層被摻雜到第一摻雜劑濃度；以及

在所述第一層上形成第二摻雜多晶硅層，所述第二層被摻雜到第二摻雜劑濃度，且所述第二摻雜劑濃度低于所述第一摻雜劑濃度。