[發(fā)明專利]形成具有多種類型肖特基結的晶體管的方法

有效

• 申請?zhí)枺?/td>: 200880014713.6
• 申請日: 2008-04-09
• 公開（公告）號: CN101675526A
• 公開（公告）日: 2010-03-17
• 發(fā)明（設計）人: 拜揚·W·民
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L29/812
• 分類號: H01L29/812;H01L29/78
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務所
• 代理人: 金 曉

技術領域

本發(fā)明通常涉及半導體，并且更具體地涉及制造具有肖特 基結的晶體管的工藝。

背景技術

由于比在當前商品化的金屬氧化物半導體(MOS)晶體管 中找到的傳統(tǒng)PN結具有優(yōu)勢，已經(jīng)提出了在未來使用具有肖特基結 的晶體管。例如，因為源/漏組分是金屬或者在較低溫度處形成的金屬 合金，因此所述源/漏尺寸的控制更加精確。由于肖特基結晶體管的源 和漏電極的組分，提高了這些電極的導電性，使之高于傳統(tǒng)的晶體管 半導體材料。因此，肖特基結晶體管中的源和漏電極的電阻更小，而 這是一個重要的特征。隨著晶體管的溝道尺寸持續(xù)地變得更小，與傳 統(tǒng)的源/漏半導體材料相關聯(lián)的電阻正在變得更顯著，并且不利于所述 晶體管的性能。

已經(jīng)提出的具有肖特基結的晶體管通常涉及多個形成工 藝步驟。某些工藝步驟需要額外的掩模層和選擇性地刻蝕小尺寸的材 料。因此，上述提出的結構具有高的制造成本或者可靠性問題。

發(fā)明內容

根據(jù)本發(fā)明的一方面，提供了一種制造晶體管的方法，包括：提 供襯底；在所述襯底之上形成柵電極；從第一方向且以第一角度向所 述襯底中進行第一金屬注入；但是從不同于所述第一方向的第二方向 以第一角度向所述襯底中進行第二金屬注入，所述第一金屬注入和第 二金屬注入在所述襯底內形成第一電流電極和第二電流電極；從第三 方向且以小于第一角度的第二角度向所述襯底中進行第三金屬注入； 但是從不同于所述第三方向的第四方向以第二角度向所述襯底中進 行第四金屬注入，第一電流電極和第二電流電極中的每一個具有金屬 組分不同的至少兩個區(qū)域，所述第一電流電極具有與第二電流電極對 稱的組分；在所述柵電極、第一電流電極和第二電流電極之上沉積金 屬層；以及退火所述金屬層以在第一電流電極和第二電流電極的每一 個中形成兩個肖特基結，所述兩個肖特基結具有不同的勢壘級。

附圖說明

通過舉例的方式示出了本發(fā)明，并且本發(fā)明不限于附圖， 其中相同的參考標號表明相同的部件。為了簡單和清楚起見而示出了 附圖中的部件，其并不一定是按比例描繪的。

圖1-6示出了根據(jù)本發(fā)明的方法的一種形式建立的半導體 晶體管的剖視形式；以及

圖7-14示出了根據(jù)本發(fā)明的方法的另一種形式建立的半 導體晶體管的剖視形式。

具體實施方式

圖1示出了用于制造晶體管10的工藝的剖視圖。在所示 的形式中，晶體管10是金屬氧化物半導體(MOS)晶體管。起初， 提供半導體襯底12。在一種形式中，半導體襯底12是硅襯底。在其 他形式中，半導體襯底12可以是硅阱區(qū)。然而，半導體襯底12可以 是任何半導體材料或者如下材料的組合，所述材料例如是砷化鎵、硅 鍺、絕緣體上硅(SOI)、硅、單晶硅以及上述的組合。柵極電介質 層16位于半導體襯底12之上。在一種形式中，當半導體襯底12是 硅時，柵極電介質層16是例如二氧化硅的氧化物并且其在半導體襯 底12上熱生長。在其他形式中，可以利用任意的各種高k或者高介 電系數(shù)的電介質材料實現(xiàn)柵極電介質層16。應當理解，出于說明的目 的，此處討論的附圖并不一定是按比例繪制的。晶體管10進一步具 有位于柵極電介質層16之上的柵極14。通常，柵極14被沉積和圖案 化。在一種形式中，柵極14是利用金屬成分制造的。例如，可以使 用例如硅化物或者高度摻雜的多晶硅的柵極材料。柵極絕緣襯層18 包圍柵極14的側壁。在一種形式中，通過沉積形成柵極絕緣襯層， 并且其是氧化硅。應當理解，可以使用其他柵極材料和其他柵極絕緣 材料。

晶體管10經(jīng)受第一金屬注入，被標記為″金屬1注入″。 金屬1注入是相對于垂直基準線以θ₁注入的有角度的注入。金屬1注 入是預定金屬的注入。在一種形式中，利用有角度注入來注入鐿(Yb)、 硼(B)或者鉑(Pt)中的任意一種。執(zhí)行一段時間量的金屬1注入， 所述時間量取決于各種工藝因素，包括溫度、壓力和期望獲得的尺寸， 將在下文討論。