[發明專利]當檢測到傳感器或頻率源激活的頻率改變時對處于低功率休眠模式中的電子裝置的中斷/喚醒

無效

• 申請號: 200880014580.2
• 申請日: 2008-05-02
• 公開（公告）號: CN101689073A
• 公開（公告）日: 2010-03-31
• 發明（設計）人: 扎卡賴亞斯·馬蒂納斯·斯米特;基思·柯蒂斯;吉姆·西蒙斯;杰羅爾德·S·茲德內克;約翰·沙賴斯
• 申請（專利權）人: 密克羅奇普技術公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 沈錦華

1.一種具有低功率休眠模式的電子裝置，其包括：

能夠被置于休眠模式中的電路；

能夠被置于所述休眠模式中的輸入-輸出(I/O)，所述I/O耦合到所述電路；

休眠/喚醒邏輯，其用于控制何時所述電路和所述I/O處于所述休眠模式中或處于操作模式中；

頻率微分器，其具有耦合到所述休眠/喚醒邏輯的輸出，所述輸出呈現代表所述頻率微分器的輸入處的頻率的輸出值；以及

外部頻率源連接，其適于耦合到外部頻率源且耦合到所述頻率微分器的所述輸入；

其中

所述頻率微分器輸出在所述外部頻率源處于第一頻率時處于第一輸出值，且

所述頻率微分器輸出在所述外部頻率源處于第二頻率時處于第二輸出值；借此

所述休眠/喚醒邏輯在所述頻率微分器輸出處于所述第一輸出值時不將所述電路和所述I/O從所述休眠模式喚醒，且

所述休眠/喚醒邏輯在所述頻率微分器輸出處于所述第二輸出值時將所述電路和所述I/O從所述休眠模式喚醒到所述操作模式。

2.根據權利要求1所述的電子裝置，其中所述電路和I/O包括數字電路和數字I/O。

3.根據權利要求2所述的電子裝置，其中所述電路和I/O進一步包括模擬電路和模擬I/O。

4.根據權利要求1所述的電子裝置，其中所述頻率微分器、所述休眠/喚醒邏輯和所述監視定時器是所述電子裝置的一直保持操作的低功率電路。

5.根據權利要求1所述的電子裝置，其中所述第一頻率大于所述第二頻率。

6.根據權利要求1所述的電子裝置，其中所述第一頻率小于所述第二頻率。

7.根據權利要求1所述的電子裝置，其中所述第一輸出值為邏輯零且所述第二輸出值為邏輯一。

8.根據權利要求1所述的電子裝置，其中所述第一輸出值為邏輯一且所述第二輸出值為邏輯零。

9.根據權利要求1所述的電子裝置，其中所述外部頻率源是頻移鍵控(FSK)信號。

10.根據權利要求1所述的電子裝置，其中所述外部頻率源是脈寬調制(PWM)信號。

11.根據權利要求1所述的電子裝置，其中所述頻率微分器是所述電子裝置的一直保持操作的低功率電路。

12.根據權利要求2所述的電子裝置，其中所述數字電路中的一些數字電路包括數字處理器和存儲器。

13.根據權利要求12所述的電子裝置，其中所述數字處理器是選自由微處理器、微控制器、數字信號處理器和可編程邏輯陣列組成的群組。

14.根據權利要求12所述的電子裝置，其中所述存儲器是易失性存儲器且選自由靜態隨機存取存儲器(RAM)和動態RAM組成的群組。

15.根據權利要求12所述的電子裝置，其中所述存儲器是非易失性存儲器且選自由只讀存儲器(ROM)、快閃存儲器和電可擦除可編程只讀存儲器(EEPROM)組成的群組。

16.根據權利要求1所述的電子裝置，其中所述電路、所述I/O、所述休眠/喚醒邏輯和所述頻率微分器制造于至少一個集成電路裸片上。

17.根據權利要求16所述的電子裝置，其中所述至少一個集成電路裸片封裝在集成電路封裝中，其中所述外部頻率源連接位于所述集成電路封裝上。

18.根據權利要求1所述的電子裝置，其中所述頻率微分器包括：

頻率參考；以及

數字比較器，其具有耦合到所述頻率參考的第一輸入和耦合到所述外部頻率源連接的第二輸入，所述數字比較器的輸出是所述頻率微分器輸出且產生所述第一和第二輸出值。

19.根據權利要求1所述的電子裝置，其中所述頻率微分器包括：

頻率參考；

多路復用器，其具有耦合到所述頻率參考的第一輸入和耦合到所述外部頻率源連接的第二輸入；以及

數字定標器，其具有耦合到所述多路復用器的輸入，所述數字定標器的輸出是所述頻率微分器輸出且產生所述第一和第二輸出值。