[實(shí)用新型]一種對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)無(wú)效
| 申請(qǐng)?zhí)枺?/td> | 200820235763.4 | 申請(qǐng)日： | 2008-12-30 |
| 公開(kāi)（公告）號(hào)： | CN201353157Y | 公開(kāi)（公告）日： | 2009-12-02 |
| 發(fā)明（設(shè)計(jì)）人： | 蔣頌平;黃嘉熙;李春彬;蘭海 | 申請(qǐng)（專(zhuān)利權(quán)）人： | 深圳市藍(lán)韻實(shí)業(yè)有限公司 |
| 主分類(lèi)號(hào)： | A61B8/00 | 分類(lèi)號(hào)： | A61B8/00 |
| 代理公司： | 暫無(wú)信息 | 代理人： | 暫無(wú)信息 |
| 地址： | 518034廣東省深圳市*** | 國(guó)省代碼： | 廣東;44 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 設(shè)備 fpga 芯片 統(tǒng)一 配置 管理 系統(tǒng) | ||
1、一種對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：包括配置和管理邏輯組件和至少一個(gè)現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA，所述配置和管理邏輯組件與所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA相連，所述配置和管理邏輯組件包括微處理器、非易失性存儲(chǔ)器、復(fù)雜可編程邏輯器件CPLD，所述微處理器、所述非易失性存儲(chǔ)器和所述復(fù)雜可編程邏輯器件CPLD相互連接，所述復(fù)雜可編程邏輯器件CPLD與所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA連接，所述配置和管理邏輯組件用于按照串行方式或并行方式配置指定的一片或多片所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA。
2、根據(jù)權(quán)利要求1所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述配置和管理邏輯組件對(duì)所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA的配置數(shù)據(jù)進(jìn)行讀取、更新或升級(jí)。
3、根據(jù)權(quán)利要求2所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述微處理器設(shè)置通訊接口，通過(guò)所述通訊接口與上位機(jī)進(jìn)行通訊。
4、根據(jù)權(quán)利要求3所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述微處理器對(duì)所述非易失性存儲(chǔ)器的內(nèi)容進(jìn)行讀寫(xiě)或修改。
5、根據(jù)權(quán)利要求4所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述微處理器向所述復(fù)雜可編程邏輯器件CPLD發(fā)送命令并讀取所述復(fù)雜可編程邏輯器件CPLD的狀態(tài)值。
6、根據(jù)權(quán)利要求5所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述非易失性存儲(chǔ)器存儲(chǔ)所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FGPA的配置數(shù)據(jù)和相關(guān)信息。
7、根據(jù)權(quán)利要求6所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述復(fù)雜可編程邏輯器件CPLD根據(jù)所述非易失性存儲(chǔ)器存儲(chǔ)的有關(guān)所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA的配置信息，讀取所述非易失性存儲(chǔ)器的數(shù)據(jù)并配置所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA。
8、根據(jù)權(quán)利要求7所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述復(fù)雜可編程邏輯器件CPLD向所述微處理器返回所述現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA的配置結(jié)果。
9、根據(jù)權(quán)利要求8所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述非易失性存儲(chǔ)器設(shè)為Flash存儲(chǔ)器或EEPROM存儲(chǔ)器。
10、根據(jù)權(quán)利要求9所述的對(duì)設(shè)備內(nèi)FPGA芯片統(tǒng)一配置和管理的系統(tǒng)，其特征在于：所述通訊接口設(shè)為USB接口。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于深圳市藍(lán)韻實(shí)業(yè)有限公司，未經(jīng)深圳市藍(lán)韻實(shí)業(yè)有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200820235763.4/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 傳感設(shè)備、檢索設(shè)備和中繼設(shè)備
- 簽名設(shè)備、檢驗(yàn)設(shè)備、驗(yàn)證設(shè)備、加密設(shè)備及解密設(shè)備
- 色彩調(diào)整設(shè)備、顯示設(shè)備、打印設(shè)備、圖像處理設(shè)備
- 驅(qū)動(dòng)設(shè)備、定影設(shè)備和成像設(shè)備
- 發(fā)送設(shè)備、中繼設(shè)備和接收設(shè)備
- 定點(diǎn)設(shè)備、接口設(shè)備和顯示設(shè)備
- 傳輸設(shè)備、DP源設(shè)備、接收設(shè)備以及DP接受設(shè)備
- 設(shè)備綁定方法、設(shè)備、終端設(shè)備以及網(wǎng)絡(luò)側(cè)設(shè)備
- 設(shè)備、主設(shè)備及從設(shè)備
- 設(shè)備向設(shè)備轉(zhuǎn)發(fā)
