[實(shí)用新型]動(dòng)態(tài)數(shù)據(jù)校正裝置

有效

• 申請?zhí)枺?/td>: 200820234090.0
• 申請日: 2008-12-31
• 公開（公告）號: CN201323588Y
• 公開（公告）日: 2009-10-07
• 發(fā)明（設(shè)計(jì)）人: 王雁軍;張垚
• 申請（專利權(quán)）人: 中國神華能源股份有限公司;北京國華電力有限責(zé)任公司;三河發(fā)電有限責(zé)任公司
• 主分類號: H04L1/22
• 分類號: H04L1/22;H04L12/24
• 代理公司: 北京邦信陽專利商標(biāo)代理有限公司
• 代理人: 王昭林;崔 華

1.一種動(dòng)態(tài)數(shù)據(jù)校正裝置，包括：

CPU，用于緩存數(shù)據(jù)，過濾錯(cuò)誤消息；

電源模塊，用于為動(dòng)態(tài)數(shù)據(jù)校正裝置供電；

與CPU信號連接的存儲器，用于在停電時(shí)保存系統(tǒng)設(shè)定；

接口模塊，用于提供上下行串行通訊接口和編程/調(diào)試/配置接口；

將接口模塊與CPU連接的驅(qū)動(dòng)電路，用于驅(qū)動(dòng)外圍電路信號。

2.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)數(shù)據(jù)校正裝置，其特征在于，所述CPU包括兩組串行通訊通道和內(nèi)置RAM，所述內(nèi)置RAM用于所述兩組串行通訊通道的協(xié)議處理緩沖區(qū)以及控制數(shù)據(jù)緩存表。

3.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)數(shù)據(jù)校正裝置，其特征在于，所述電源模塊為DC/DC穩(wěn)壓電源，輸入電壓24VDC，輸出電壓3.3VDC和5VDC，分別為數(shù)字電路和外圍接口電路供電。

4.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)數(shù)據(jù)校正裝置，其特征在于，所述存儲器為內(nèi)置式的Flash芯片。

5.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)數(shù)據(jù)校正裝置，其特征在于，所述接口模塊包括用于上行串行通訊通道的一個(gè)25針D型串口母頭、用于下行串行通訊通道的一個(gè)25針D型串口公頭和一個(gè)編程/調(diào)試/配置接口。

6.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)數(shù)據(jù)校正裝置，其特征在于，所述驅(qū)動(dòng)電路包括與每路串行通道配套的一組RS485/RS422驅(qū)動(dòng)芯片和與編程/調(diào)試/配置接口配套的外圍接口驅(qū)動(dòng)芯片。

7.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)數(shù)據(jù)校正裝置，其特征在于，所述動(dòng)態(tài)數(shù)據(jù)校正裝置還包括外部WatchDog芯片。