[實(shí)用新型]一種公路橋收費(fèi)站自動(dòng)報(bào)價(jià)裝置

無效

• 申請?zhí)枺?/td>: 200820222777.2
• 申請日: 2008-12-05
• 公開（公告）號: CN201298246Y
• 公開（公告）日: 2009-08-26
• 發(fā)明（設(shè)計(jì)）人: 劉寧博;郭軍鋒;陳李軍
• 申請（專利權(quán)）人: 長安大學(xué)
• 主分類號: G07B15/00
• 分類號: G07B15/00
• 代理公司: 西安通大專利代理有限責(zé)任公司
• 代理人: 惠文軒

技術(shù)領(lǐng)域

本實(shí)用新型涉及智能交通管理領(lǐng)域，特別涉及一種公路橋收費(fèi)站自動(dòng)報(bào)價(jià)裝置。

背景技術(shù)

目前，公路橋收費(fèi)站的報(bào)價(jià)一般采用人工報(bào)價(jià)，需要直接目測來車的車型，或者通過與攝像頭連接的顯示器觀察來車的車型，然后收費(fèi)人員直接與司機(jī)進(jìn)行人工交互收取費(fèi)用；或者是手動(dòng)按動(dòng)報(bào)價(jià)裝置，在來車前方顯示收費(fèi)信息。上述兩種方式都存在問題：一是收費(fèi)人員與司機(jī)之間存在報(bào)價(jià)的交互時(shí)間，收費(fèi)時(shí)間相對較長，公路橋通行效率低；二是收費(fèi)人員工作程序多，出錯(cuò)率高。

發(fā)明內(nèi)容

本實(shí)用新型的目的在于提供一種公路橋收費(fèi)站自動(dòng)報(bào)價(jià)裝置，它能夠自動(dòng)采集來車車牌，根據(jù)車牌進(jìn)行自動(dòng)報(bào)價(jià)，縮短收費(fèi)時(shí)間，提高公路橋通行效率。

為了達(dá)到上述目的，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn)：一種公路橋收費(fèi)站自動(dòng)報(bào)價(jià)裝置，其特征在于，包括：

一個(gè)攝像頭，設(shè)置在收費(fèi)車道正前方，采集來車的車牌圖像；

一個(gè)顯示屏，向司機(jī)顯示報(bào)價(jià)信息；

一個(gè)圖像處理模塊，解析所述車牌圖像，提取車牌號碼；

一個(gè)報(bào)價(jià)處理模塊，根據(jù)車牌號碼，提取車輛信息，確定報(bào)價(jià)信息，并傳輸至所述顯示屏。

本實(shí)用新型的進(jìn)一步特點(diǎn)在于：

所述攝像頭采用德國AVT工業(yè)CCD攝像鏡頭。

所述圖像處理模塊采用2片DSP處理芯片ADSP-TS201S組成DSP處理器。

所述報(bào)價(jià)處理模塊采用PC機(jī)實(shí)現(xiàn)。

所述顯示屏為液晶顯示屏。

附圖說明

圖1為本實(shí)用新型的一個(gè)具體實(shí)施例的系統(tǒng)結(jié)構(gòu)圖；

圖2為圖1中DSP1接線圖；

圖3為圖1中DSP2接線圖；

圖4為雙端口RAM和PCI接口芯片的接線圖。

具體實(shí)施方式

參照圖1，一種公路橋收費(fèi)站自動(dòng)報(bào)價(jià)裝置，包括：一個(gè)攝像頭1，設(shè)置在收費(fèi)車道正前方，采集來車的車牌圖像；一個(gè)顯示屏4，向司機(jī)顯示報(bào)價(jià)信息；一個(gè)圖像處理模塊2，解析所述車牌圖像，提取車牌號碼；一個(gè)報(bào)價(jià)處理模塊3，根據(jù)車牌號碼，提取車輛信息，確定報(bào)價(jià)信息，并傳輸至所述顯示屏4。

攝像頭1主要包括：同步分離電路的LM1881N芯片，現(xiàn)場可編程門陣列FPGA，CCD攝像鏡頭及A/D轉(zhuǎn)換器。CCD攝像鏡頭采用德國AVT工業(yè)CCD攝像鏡頭，型號Guppy?F-080B，其解析度為1034?x?778。FPGA采用ALTERA公司的CYCLONE系列EP1C3T144C-6，配置芯片采用EPC2LC20。A/D轉(zhuǎn)換器采用ADI公司AD6644。AD6644為14位A/D轉(zhuǎn)換器，取其高8位進(jìn)入FPGA。

圖像處理模塊2主要包括：2片高速高性能的DSP處理芯片ADSP-TS201S組成DSP處理器系統(tǒng)(分別記為DSP1、DSP2)，采用3片IDT70LV27(32K?x16-Bit)雙端口RAM，閃存FLASH。FLASH選用AMD公司的AM29LV160D，為2Mx?8-Bit的存儲(chǔ)器，可通過DSP1對FLASH編程。要求在FLASH讀寫時(shí)，F(xiàn)PGA的數(shù)據(jù)輸出總線D0～D13為高阻。圖像處理模塊2中DSP1是用來整理所收集到的視頻信號，并進(jìn)行相應(yīng)的預(yù)處理后，將數(shù)據(jù)分發(fā)送到后面的DSP2，進(jìn)行進(jìn)一步的處。DSP1與DSP2采用鏈路口互連方式，在主要的數(shù)據(jù)傳輸方向設(shè)置了數(shù)據(jù)傳輸啟動(dòng)FLAG信號到接收方的IRQ產(chǎn)生中斷，以便更好的實(shí)現(xiàn)時(shí)序的匹配。

參照圖2，說明DSP1的接線。FPGA的INT接DSP1的IRQ0-2分別作視頻輸入的幀中斷和行中斷；FPGA的A/D端接DSP1的DATA14，傳輸數(shù)據(jù)；FPGA的VSER0接DSP1的RD，讀寫控制；FPGA的D0-D13接DSP1的DATA0-DATA13數(shù)據(jù)輸出總線；FPGA的CE接DSP1的BMS，控制片選信號；同時(shí)FPGA的CE接FLASH的BMS，控制片選信號；FPGA的D0-D13接FLASH的DQ0-DQ7數(shù)據(jù)傳輸通道；DSP1的WRL接FLASH的WE；DSP1的ADDR0-ADDR20接FLASH的A0-A20，地址端信號；DSP1的RD接FLASH的OE，讀寫選通信號。