[實用新型]最小占空比可調的PWM控制電路

有效

• 申請號: 200820177449.5
• 申請日: 2008-10-30
• 公開（公告）號: CN201285505Y
• 公開（公告）日: 2009-08-05
• 發明（設計）人: 張志紅;黃緒江
• 申請（專利權）人: BCD半導體制造有限公司
• 主分類號: G05B11/28
• 分類號: G05B11/28;H03K7/08;H03K4/06
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陸 嘉

1.一種最小占空比可調的PWM控制電路，其特征在于，包括：

電源電壓檢測及控制電路，檢測與電源電壓線性相關的電壓值，并將所檢測到的電壓值與參考電壓值比較，判斷電源電壓與一規定值的大小關系，并發出信號通知電源電壓與規定值的大小關系；

三角波發生電路，產生三角波，其中，該三角波發生電路根據所述電源電壓檢測及控制電路發出的信號調整三角波的幅值；

最小占空比設置電路，設置所述PWM控制電路的最小占空比，并且根據所述電源電壓檢測及控制電路發出的信號調整該最小占空比；

脈沖輸出電路，輸出脈沖，其中，該脈沖輸出電路根據所述電源電壓檢測及控制電路發出的信號調整所輸出的脈沖。

2.如權利要求1所述的PWM控制電路，其特征在于，所述最小占空比設置電路接收到所述電源電壓檢測及控制電路發出的信號，電源電壓小于規定值時，調高最小占空比，電源電壓大于規定值時，調低最小占空比。

3.如權利要求2所述的PWM控制電路，其特征在于，所述最小占空比設置電路和三角波發生電路接收到所述電源電壓檢測及控制電路發出的信號，保持最小占空比設置端的電壓不變，改變三角波發生電路輸出的三角波的幅度以改變最小占空比。

4.如權利要求1所述的PWM控制電路，其特征在于，該電源電壓檢測及控制電路還產生恒定電流，并產生遲滯電壓。

5.如權利要求1所述的PWM控制電路，其特征在于，電源電壓檢測及控制電路包括：

電阻R2、以及電阻R3，串聯在電源與地之間，電阻R2與電阻R3之間的電壓為所述與電源電壓線性相關的電壓值；

晶體管Q3、晶體管Q4以及晶體管Q5組成比較電路，其中晶體管Q4和晶體管Q5組成差分對；晶體管Q3的基極接偏置電壓，集電極接晶體管Q4和晶體管Q5的發射極為晶體管Q4和晶體管Q5提供偏置電流；晶體管Q4的基極接參考電壓Vref，集電極接地，晶體管Q5的基極接所述與電源電壓線性相關的電壓值，當所述與電源電壓線性相關的電壓值小于Vref時，晶體管Q5的集電極輸出恒定電流I1，晶體管Q6輸出恒定電流I2；

電流I1流過電阻R3，產生I1＊R3的電壓遲滯。

6.如權利要求1所述的PWM控制電路，其特征在于，所述三角波發生電路包括：

用于確定輸出的三角波幅度的分壓電阻，電阻R6、電阻R7以及電阻R8，所述的電阻R6、電阻R7以及電阻R8串聯于電源與地之間；電阻R6與電阻R7的連接點與比較器CP1的負端及電源電壓檢測及控制電路的輸出相連，比較器CP1的正端與電容C0的正端及二極管D0的負端相連；比較器CP1的輸出與晶體管Q15、晶體管Q16的基極相連；晶體管Q15的集電極與電阻R7與電阻R8的連接點相連；晶體管Q16的集電極與二極管D0的正極、作為恒流源的晶體管Q10的集電極相連；作為恒流源的晶體管Q11的集電極與晶體管Q12、晶體管Q9的基極及晶體管Q12的集電極并聯；晶體管Q9的集電極與電容C0的正極，二極管D0的負積并聯。

7.如權利要求1所述的PWM控制電路，其特征在于，所述最小占空比設置電路包括：

電阻R0、電阻R1，所述電阻R0和電阻R1串聯于電源與地之間，最小占空比設置電壓與電源電壓的關系為：Vset＝Vcc＊R1/(R0+R1)；其中Vset為最小占空比設置電壓，而Vcc為輸入電壓。

8.如權利要求1所述的PWM控制電路，其特征在于，所述脈沖輸出電路包括三端的比較器CP2，比較器CP2的正端與所述三角波發生電路的輸出相連，比較器CP2的一個負端與所述最小占空比設置電路相連，比較器CP2的另一個負端為所述PWM控制電路的控制端。