[實用新型]一種多路韋根信號輸入裝置

無效

• 申請號: 200820146660.0
• 申請日: 2008-08-19
• 公開（公告）號: CN201247487Y
• 公開（公告）日: 2009-05-27
• 發明（設計）人: 程朋勝;郭海兵;汪廣
• 申請（專利權）人: 深圳達實智能股份有限公司
• 主分類號: G07C9/00
• 分類號: G07C9/00;G06K7/00
• 代理公司: 深圳市順天達專利商標代理有限公司
• 代理人: 易 釗

1、一種多路韋根信號輸入裝置，包括用于接收多路韋根信號輸入的中央處理器(100)，其特征在于，所述中央處理器的一個中斷輸入接口(200)接收來自多個韋根設備的多路韋根信號輸入，所述中央處理器的各個信號輸入端(300)分別接收各路韋根信號輸入，所述中央處理器還包括在所述多路韋根信號輸入觸發中斷后，用于判定各個信號輸入端接收到所述韋根信號輸入是否為有效輸入并保存有效韋根信號的有效信號識別模塊(400)和用于按照要接收的韋根協議的種類判定接收是否成功的接收判定模塊(500)。

2、根據權利要求1所述多路韋根信號輸入裝置，其特征在于，所述多路韋根信號輸入裝置還包括多路與門(600)，所述多個韋根設備的信號輸入端連接到多路與門(600)的輸入端，所述多路與門(600)的輸出端連接到所述中央處理器的中斷輸入接口(300)。

3、根據權利要求1所述多路韋根信號輸入裝置，其特征在于，所述有效信號識別模塊(400)進一步包括用于響應中斷并讀取所述各個信號輸入端的韋根信號的信號獲取單元(401)；用于記錄信號獲取時間并保存的定時器(402)；用于存儲標準時間間隔范圍的存儲單元(404)和在上一次定時器計數為0時，直接判定所述韋根信號有效、保存所述韋根信號并保存當次定時器計數用于下一次比較，所述相鄰兩次定時器計數的時間間隔位于標準時間間隔范圍內，判定所述韋根信號有效、保存所述韋根信號并保存所述定時器計數用于下一次比較，在所述相鄰兩次定時器計數的時間間隔小于標準時間間隔范圍的下限，判定舍棄該位韋根信號，在所述相鄰兩次定時器計數的時間間隔大于標準時間間隔范圍的上限，判定取消接收并舍棄該路接收到的所有韋根信號的判定單元(403)。

4、根據權利要求3所述多路韋根信號輸入裝置，其特征在于，所述標準時間間隔范圍的下限為1100μs，上限為1500μs。

5、根據權利要求3所述多路韋根信號輸入裝置，其特征在于，接收判定模塊(500)包括在保存有效韋根信號后，自動加1的計數器(501)；用于判定所述計數器(501)中的計數與存儲其中的韋根信號位數進行比較，并在該計數等于所述韋根信號位數時，判定接收成功，并將計數器(501)和定時器(402)清零的清零單元(502)。