[實用新型]高速實時數據采集系統

無效

• 申請號: 200820141731.8
• 申請日: 2008-08-26
• 公開（公告）號: CN201247466Y
• 公開（公告）日: 2009-05-27
• 發明（設計）人: 何宏;王紅君;孫虹
• 申請（專利權）人: 天津理工大學
• 主分類號: G06F17/40
• 分類號: G06F17/40
• 代理公司: 天津佳盟知識產權代理有限公司
• 代理人: 侯 力

1、一種高速實時數據采集系統，其特征在于，包括：

信號源，用于輸出模擬信號給模數轉換器；

模數轉換器，用于將信號源輸出的模擬信號轉換成可編譯的數字信號并輸出；

現場可編程門陣列FPGA芯片，用于存儲模數轉換器輸出的數字信號并控制數字信號的輸入與輸出；

數據流運算處理模塊，用于對FPGA芯片所輸出的數字信號流進行信號處理。

2、如權利要求1所述的高速實時數據采集系統，其特征在于，所述FPGA芯片包括：用于緩存數據的第一雙口隨機存取存儲器DPRAM和第二雙口隨機存取存儲器DPRAM，以及用于對第一DPRAM或第二DPRAM進行讀寫控制的邏輯控制模塊。

3、如權利要求2所述的高速實時數據采集系統，其特征在于，所述第一DPRAM和第二DPRAM組成乒乓工作方式。

4、如權利要求2所述的高速實時數據采集系統，其特征在于，所述邏輯控制模塊包括：輸入數據流選擇單元，用于等時地將模數轉換器輸出的數字信號分配到第一DPRAM或第二DPRAM；輸出數據流選擇單元，用于等時地選擇輸出第一DPRAM或第二DPRAM中的數字信號流給數據流運算處理模塊。

5、如權利要求4所述的高速實時數據采集系統，其特征在于，所述邏輯控制模塊還包括有運算處理控制單元，用于根據模數轉換器的狀態來控制數據流運算處理模塊的運行。

6、如權利要求1所述的高速實時數據采集系統，其特征在于，所述信號和模數轉換器之間連接有低通信號濾波器，用于消除信號源所輸出信號中的高頻噪聲。

7如權利要求1所述的高速實時數據采集系統，其特征在于，所述數據流運算處理模塊為數字信號處理器DSP。

8、如權利要求1所述的高速實時數據采集系統，其特征在于，所述數據流運算處理模塊與FPGA芯片通過串行外圍設備接口SPI和外部存儲器接口EMIF相連接。