[實(shí)用新型]適用于PIE編碼的解碼器

無效

• 申請(qǐng)?zhí)枺?/td>: 200820123714.1
• 申請(qǐng)日: 2008-11-12
• 公開（公告）號(hào): CN201392538Y
• 公開（公告）日: 2010-01-27
• 發(fā)明（設(shè)計(jì)）人: 馬長(zhǎng)明;吳行軍;郝先人
• 申請(qǐng)（專利權(quán)）人: 北京同方微電子有限公司
• 主分類號(hào): G06K7/00
• 分類號(hào): G06K7/00;H03M5/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、適用于PIE編碼的解碼器，其特征在于，所述它包括Cnt_RTcal計(jì)數(shù)器、Cnt_even計(jì)數(shù)器、Cnt_odd計(jì)數(shù)器、Cnt_ctrl計(jì)數(shù)器、Mux多路選擇器、比較器和三個(gè)D觸發(fā)器，計(jì)數(shù)使能信號(hào)Is_RTcal連接到Cnt_RTcal計(jì)數(shù)器的輸入端，幀結(jié)束信號(hào)Frame_rst和復(fù)位信號(hào)Por都分別連接到Cnt_RTcal計(jì)數(shù)器和與門一、與門二的輸入端，PIE編碼數(shù)據(jù)輸入Rx分別連接到Cnt_RTcal計(jì)數(shù)器的輸入端、Cnt_ctrl計(jì)數(shù)器的時(shí)鐘輸入端和D觸發(fā)器二的數(shù)據(jù)輸入端D，時(shí)鐘Clk分別連接到Cnt_RTcal計(jì)數(shù)器、Cnt_even計(jì)數(shù)器和Cnt_odd計(jì)數(shù)器的輸入端以及D觸發(fā)器二和D觸發(fā)器一的時(shí)鐘輸入端，Cnt_RTcal計(jì)數(shù)器輸出值的一半連接到比較器的一個(gè)輸入端，Cnt_ctrl計(jì)數(shù)器的輸出端Q輸出Cnt_ctrl分別連接到Mux多路選擇器的選擇控制端以及與門二和Cnt_odd計(jì)數(shù)器的輸入端，D觸發(fā)器二的輸出端Q輸出的同步信號(hào)Clk_bit分別連接到D觸發(fā)器一的數(shù)據(jù)輸入端D和D觸發(fā)器三的時(shí)鐘輸入端，D觸發(fā)器一的輸出端Q輸出的Rx_d分別連接到與門一和與門二的輸入端，Cnt_ctrl計(jì)數(shù)器的輸出端QB分別連接到Cnt_ctrl計(jì)數(shù)器的數(shù)據(jù)輸入端D以及與門一和Cnt_even計(jì)數(shù)器的輸入端，與門一的輸出端Cnt_even_rst連接到Cnt_even計(jì)數(shù)器的輸入端，與門二的輸出端Cnt_odd_rst連接到Cnt_odd計(jì)數(shù)器的輸入端，Cnt_even計(jì)數(shù)器和Cnt_odd計(jì)數(shù)器的輸出分別連接到Mux多路選擇器的輸入端，Mux多路選擇器的的輸出連接到比較器的另一個(gè)輸入端，比較器的輸出連接到D觸發(fā)器三的數(shù)據(jù)輸入端D，D觸發(fā)器三的輸出端Q輸出為PIE編碼的解碼輸出信號(hào)Rx_bit，解碼輸出信號(hào)Rx_bit和同步信號(hào)Clk_bit同步，所述Cnt_RTcal計(jì)數(shù)器對(duì)前向鏈路讀卡器到標(biāo)簽校準(zhǔn)碼RTcal的時(shí)長(zhǎng)進(jìn)行計(jì)數(shù)，Cnt_ctrl計(jì)數(shù)器對(duì)標(biāo)簽所接收到的PIE編碼數(shù)據(jù)幀中下降沿的個(gè)數(shù)進(jìn)行計(jì)數(shù)，Cnt_ctrl計(jì)數(shù)器的計(jì)數(shù)輸出Cnt_ctrl控制Cnt_odd計(jì)數(shù)器和Cnt_even計(jì)數(shù)器分別對(duì)PIE編碼信號(hào)的兩個(gè)相鄰下降沿之間的信號(hào)寬度進(jìn)行交替計(jì)數(shù)，兩次計(jì)數(shù)均提前所解PIE編碼比特一個(gè)PW脈寬PIE編碼的下脈沖的時(shí)間。