[實用新型]一種電網過電壓監測裝置

無效

• 申請號: 200820106194.3
• 申請日: 2008-10-14
• 公開（公告）號: CN201269901Y
• 公開（公告）日: 2009-07-08
• 發明（設計）人: 董鎖英;王曉璞;鄭金芝;張建軍;張旭輝
• 申請（專利權）人: 河北旭輝電氣股份有限公司
• 主分類號: G01R19/165
• 分類號: G01R19/165
• 代理公司: 石家莊科誠專利事務所
• 代理人: 劉謨培

1、一種電網過電壓監測裝置，包括信號調理單元、采集單元、裝有控制裝置運行軟件的工控機，其特征在于：信號調理單元包括電壓信號調理電路、電流信號調理電路、開關量信號隔離調理電路；采集單元包括高速采集電路、低速采集電路、開關量監測及采集電路；電壓信號調理電路分別和高速采集電路及低速采集電路連接，電流信號調理電路與低速采集電路連接，開關量信號隔離調理電路與開關量監測及采集電路連接；高速采集電路、低速采集電路、開關量監測及采集電路分別與工控機互相連接，工控機上還連接有與高速采集電路、低速采集電路及開關量監測及采集電路連接的時間同步模塊。

2、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述工控機配置有鍵盤接口、USB接口及網線接口，外接硬盤、顯示器或者觸摸屏。

3、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述電壓信號調理電路包括電阻R1、R2、R3、R4、電容C1、瞬態抑制器TVS1、模數轉換器AD；與分壓器或電壓互感器連接的電壓信號輸入端分別接瞬態抑制器TVS1和電阻R1、R3，瞬態抑制器TVS1另一端接地，電阻R1與電容C1串聯后接地，電阻R3另一端接R2并和模數轉換器AD的負極連接，模數轉換器AD的正極通過電阻R4接地；R2的另一端與分別連接高速采集電路和低速采集電路的模數轉換器AD的輸出端連接。

4、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述電流信號調理電路包括磁珠CZH1、CZH2、電容C2、C3、C4、精密變換器T1和瞬態抑制器TVS2；與電流互感器連接的兩個信號輸入端分別接磁珠CZH1、CZH2后經電容C2、C3接地，兩磁珠CZH1、CZH2的輸出端之間還接有電容C4；精密變換器T1的輸入端接磁珠CZH1、CZH2的輸出端，精密變換器T1的輸出端連接瞬態抑制器TVS2。

5、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述開關量信號隔離調理電路的結構為：光耦TLP521的輸入端經電阻R7、R6、R5與開關量信號輸入端連接，電阻R5、R6之間連接有接地的電容C5，電阻R6、R7之間連接有接地的瞬態抑制器TVS3；光耦TLP521兩個輸入端之間還連接有并聯的電阻R8、電容C6、二極管D1，光耦TLP521一個輸入端及并聯的電阻R8、電容C6、二極管D1的一端接地；光耦TLP521的一輸出端連接開關量監測及采集電路，另一輸出端接地，光耦TLP521兩輸出端之間連接電容C7。

6、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述高速采集電路以FPGA芯片為控制核心，還包括FPGA配置芯片、AS模式配置接口、串行存儲器、JTAG配置接口、SDRAM芯片組、AD芯片組，它們分別與FPGA芯片連接，SDRAM芯片組連接在AD芯片組和FPGA芯片之間，FPGA配置芯片與AS模式配置接口連接后與FPGA芯片連接；FPGA芯片還與同步總線、PC104總線、時間同步模塊、卡號地址設置接口連接。

7、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述低速采集電路以FPGA芯片為核心，FPGA芯片與FPGA配置芯片、工控機的EPP并口以及時間同步模塊連接；FPGA芯片的輸入端與模擬開關輸入信號連接的模數轉換器AD連接。

8、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述開關量監測及采集電路采用大規模CPLD芯片，CPLD芯片分別與開關量隔離調理電路、時間同步模塊連接，CPLD芯片連接有與工控機相連的PC104總線。

9、根據權利要求1所述的一種電網過電壓監測裝置，其特征在于所述時間同步模塊以CPU為核心，CUP與各采集電路、為系統提供時間同步的晶振、以及通過串口與工控機連接，CPU上還通過串型接口連接有實現遠程時間同步的GPS模塊和GPS天線。