[實用新型]一種基于內(nèi)存條陣列的高速圖像記錄裝置

無效

• 申請?zhí)枺?/td>: 200820078724.8
• 申請日: 2008-01-24
• 公開（公告）號: CN201156799Y
• 公開（公告）日: 2008-11-26
• 發(fā)明（設(shè)計）人: 陳強;徐啟明;張啟衡;彭先蓉
• 申請（專利權(quán)）人: 中國科學(xué)院光電技術(shù)研究所
• 主分類號: H04N5/77
• 分類號: H04N5/77;H04N5/765
• 代理公司: 北京科迪生專利代理有限責(zé)任公司
• 代理人: 賈玉忠;盧紀(jì)

技術(shù)領(lǐng)域

本實用新型涉及一種高速圖像記錄裝置，特別涉及一種基于內(nèi)存條陣列的高速圖像記錄裝置。

背景技術(shù)

在一些現(xiàn)代的高速測量應(yīng)用中，為了測量物體的物理信息瞬時高速變化特征，需要采用高速的視頻采集手段，如高速CCD，CMOS數(shù)字相機進(jìn)行圖像采集，隨之而來的是高速數(shù)字圖像數(shù)據(jù)流的存儲問題，高速的數(shù)字圖像采集需要高速的數(shù)字圖像記錄設(shè)備作為保障，高速圖像記錄技術(shù)在汽車碰撞測試，微觀生物反應(yīng)實驗中有著廣泛的應(yīng)用前景。

從存儲介質(zhì)來看，目前的記錄高速數(shù)字圖像的介質(zhì)主要為硬磁盤，而硬磁盤接口技術(shù)又分為IDE，SCSI，ATA三種，由于硬磁盤的低成本，一些工程師采用磁盤陣列的方法來實現(xiàn)高速記錄的目的，由于磁盤的讀寫速率慢，單盤的持續(xù)讀寫速率只能到幾兆到幾十兆字節(jié)每秒，要完成幾百兆字節(jié)的記錄速度需要大量的硬盤進(jìn)行級聯(lián)，可靠性不高；同時由于硬盤自身存在壞道等不可避免的因素，實際系統(tǒng)中體積龐大，可移植性不高，操作難度大，實現(xiàn)高速記錄存在速度瓶頸。

實用新型內(nèi)容

本實用新型要解決的技術(shù)問題：克服現(xiàn)有技術(shù)的不足，實現(xiàn)了一種利用半導(dǎo)體存儲介質(zhì)DDR1內(nèi)存條作為高速圖像存儲介質(zhì)的高速數(shù)字圖象記錄裝置，其利用可編程邏輯器件FPGA控制由多個DDR1組成的內(nèi)存條陣列的方式來實現(xiàn)高速數(shù)字圖像數(shù)據(jù)的記錄。并通過控制百兆網(wǎng)絡(luò)模塊來實現(xiàn)遠(yuǎn)程命令發(fā)送接收以及數(shù)據(jù)的備份。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：一種基于內(nèi)存條陣列的高速圖像記錄裝置，其特征在于：包括：

可編程邏輯器件FPGA：為該裝置的控制核心，其負(fù)責(zé)接收外部的控制命令和高速圖像數(shù)據(jù)，并記錄到DDR1內(nèi)存條陣列模塊中或者將DDR1內(nèi)存條陣列模塊中的數(shù)據(jù)通過百兆網(wǎng)絡(luò)模塊傳輸?shù)接嬎銠C主機端；

百兆網(wǎng)絡(luò)模塊：用于計算機主機與可編程邏輯器件FPGA的通信；

DDR1內(nèi)存條陣列模塊：采用N個DDR1內(nèi)存條組成內(nèi)存條陣列模塊，作為高速圖像的存儲介質(zhì)；

高速相機接口模塊：用于接受外部高速圖像數(shù)據(jù)并送往可編程邏輯器件FPGA中進(jìn)行處理。

所述的DDR1內(nèi)存條陣列模塊中所包含的DDR1內(nèi)存條的個數(shù)N可以為1-10個。

所述的可編程邏輯器件FPGA內(nèi)部又包括：

DDR1內(nèi)存條陣列控制模塊：該模塊通過可編程邏輯器件FPGA的管腳與DDR1內(nèi)存條陣列模塊相連接，同時還通過可編程邏輯器件FPGA內(nèi)部電路與百兆網(wǎng)絡(luò)控制模塊相連；

百兆網(wǎng)絡(luò)控制模塊：該模塊通過可編程邏輯器件FPGA的管腳與百兆網(wǎng)絡(luò)模塊相連接，同時該模塊通過可編程邏輯器件FPGA內(nèi)部電路與可編程邏輯器件FPGA內(nèi)部的DDR1內(nèi)存條陣列控制模塊相連，最后該模塊還通過可編程邏輯器件FPGA內(nèi)部電路與可編程器件FPGA內(nèi)部的圖像接口模塊相連；

圖像接口模塊：該模塊通過可編程邏輯器件FPGA的管腳與高速相機接口模塊相連接，負(fù)責(zé)接收高速圖像數(shù)據(jù)，同時通過可編程邏輯器件FPGA內(nèi)部電路與可編程邏輯器件FPGA內(nèi)部的DDR1內(nèi)存條陣列控制模塊相連。

所述的DDR1內(nèi)存條陣列控制模塊通過可編程邏輯器件FPGA的管腳與DDR1內(nèi)存條陣列模塊相連的連接方式為：DDR1內(nèi)存條陣列中的所有內(nèi)存條共用數(shù)據(jù)總線，地址總線和控制總線，并均連接到FPGA的管腳上；但是片選信號不共用，每根內(nèi)存條具有單獨的片選控制信號并各自連接到FPGA的管腳上。

本實用新型與現(xiàn)有技術(shù)相比所具有如下優(yōu)點：本實用新型裝置采用了DDR1內(nèi)存條陣列模塊作為高速記錄介質(zhì)，峰值持續(xù)記錄速度到達(dá)了1.46G字節(jié)每秒，突破了傳統(tǒng)記錄方案的速率瓶頸，實用性好；并且具有體積小，操作簡單，可移植性高等優(yōu)點。

附圖說明

圖1為基于內(nèi)存條陣列的高速圖像記錄裝置的結(jié)構(gòu)示意圖；

圖2為基于內(nèi)存條陣列的高速圖像記錄裝置的DDR1內(nèi)存條陣列模塊的內(nèi)部結(jié)構(gòu)示意圖；

圖3為基于內(nèi)存條陣列的高速圖像記錄裝置的可編程邏輯器件FPGA內(nèi)部結(jié)構(gòu)示意圖。

具體實施方式

以下結(jié)合附圖和具體實施方式詳細(xì)介紹本實用新型裝置。

一種基于內(nèi)存條陣列的高速圖像記錄裝置，由可編程邏輯器件FPGA，DDR1內(nèi)存條陣列模塊，百兆網(wǎng)絡(luò)模塊，高速相機接口模塊組成；如圖1的虛線框內(nèi)所示。