[實(shí)用新型]符合I2C協(xié)議的I/O電路

有效

• 申請?zhí)枺?/td>: 200820057923.0
• 申請日: 2008-04-30
• 公開（公告）號: CN201191821Y
• 公開（公告）日: 2009-02-04
• 發(fā)明（設(shè)計(jì)）人: 王曉峰;褚方青
• 申請（專利權(quán)）人: 矽映電子科技(上海)有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0185
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司
• 代理人: 陳煒

技術(shù)領(lǐng)域

本發(fā)明涉及一種符合I2C協(xié)議的I/O電路。

背景技術(shù)

為了適應(yīng)I2C協(xié)議中Fast-mode和Hs-mode的需求，一般電路中均采用了active?pull-up模塊，用來縮短總線信號(BUS?signal)的rising/falling?time。

由圖1可見：其中P4和P1內(nèi)自然生成的二極管(diode)共同對懸空浮接的N-WELL(floating?n-well)的電壓幅值進(jìn)行偏置，N1，N2，N3為級聯(lián)的耐高壓結(jié)構(gòu)(如果芯片外VDDA大于片內(nèi)的VDD)，其他電路在參考文獻(xiàn)：[1]M.Pelgromand?E.Dijkmans，“A?3/5V?compatible?I/O?buffer”，IEEE?J.Solid-StatCircuits，Vol.30，pp.823-825，July?1995以及[2]Ming-Dou，Ker，“Design?of?2.5v/5vmixed-voltage?CMO?S?I/O?buffer?with?only?thin?oxide?device?and?dynamic?n-wellbias?circuit”.Circuit?and?system中均有詳細(xì)簡述。

為了適應(yīng)I2C協(xié)議中Fast-mode和Hs-mode的需求，一般電路中均采用了active?pull-up模塊，用來縮短總線信號(BUS?signal)的rising/falling?time。

P1即為active?pull-up模塊核心，這是一個(gè)驅(qū)動(dòng)能力較大的PMOS，在總線信號由低電平升到高電平的過程中，對負(fù)載電容Cb提供額外的充電電流，以彌補(bǔ)上拉電阻Rpull-up的不足。但正是由于P1的驅(qū)動(dòng)能力較強(qiáng)，所以在某些時(shí)刻需要徹底關(guān)斷P1，例如I/O在“從模式”(slave?mode)作為接收模塊(receiver)的時(shí)刻，還例如I/O在“主模式”(master?mode)作為發(fā)送模塊(transmitter)時(shí)，已經(jīng)將總線信號升至高電平的時(shí)刻，如果不能徹底關(guān)斷P1，會(huì)產(chǎn)生Leakagecurrent。

為了使P1在需要的時(shí)刻關(guān)斷或者打開，可以對P1的Vgs進(jìn)行控制，由于P1的source一般均接在固定電位，所以可以控制P1的gate電位。

圖1中由兩路控制P1的gate電位，一路是由P0控制，另一路是由P3，N4，N5控制，具體原理可參考[2]。這種控制方式雖然可以在“從模式”(slave?mode)作為接收模塊(receiver)的時(shí)刻徹底關(guān)斷P1，但是在“主模式”(master?mode)作為發(fā)送模塊(transmitter)時(shí)，已經(jīng)將總線信號升至高電平的時(shí)刻卻不能關(guān)斷P1，必然將導(dǎo)致Leakage?current的產(chǎn)生。

不僅圖1中的結(jié)構(gòu)有這樣的問題，其他一些類似的專利，例如美國專利號6,060,906，也有這樣的問題。造成這樣問題的主要原因是此時(shí)P1的gate電壓為低電平“0”。

發(fā)明內(nèi)容

本發(fā)明需要解決的技術(shù)問題是提供了一種符合I2C協(xié)議的I/O電路，旨在解決上述的問題。

為了解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的：

本發(fā)明包括：PAD信號、第零PMOS管、第一PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一斯密特觸發(fā)器；還包括：一個(gè)第十一NMOS管、第二斯密特觸發(fā)器；所述的第十一NMOS管的漏極接PAD信號、第十一NMOS管的源極接第二斯密特觸發(fā)器的輸入端，第二斯密特觸發(fā)器的輸出端與OEN、Dout信號相接；第十一NMOS管的柵極接固定的電壓；

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：使得active?pull-up的開啟和關(guān)斷時(shí)刻能夠自適應(yīng)得調(diào)節(jié)，既避免了active?pull-up模塊在不需要工作的時(shí)刻仍然工作(這會(huì)浪費(fèi)電流，增加功耗)，又能夠使active?pull-up模塊能夠?qū)⒖偩€信號的電壓幅值提升至最高值時(shí)才關(guān)斷(能大大降低了總線信號的rising/fallingtime，適合Hs-mode較高的傳輸速率以及負(fù)載較大的情況)。

附圖說明

圖1是現(xiàn)有技術(shù)中符合I2C協(xié)議的I/O電路；

圖2是本發(fā)明的電路圖；

圖3是采用現(xiàn)有技術(shù)電路的BUS負(fù)載變化時(shí)脈沖控制信號的變化曲線圖；

圖4是采用本發(fā)明的BUS負(fù)載變化時(shí)脈沖控制信號的變化曲線圖；

具體實(shí)施方式