[實(shí)用新型]芯片中模擬開(kāi)關(guān)控制電路

有效

• 申請(qǐng)?zhí)枺?/td>: 200820056450.2
• 申請(qǐng)日: 2008-03-21
• 公開(kāi)（公告）號(hào): CN201185410Y
• 公開(kāi)（公告）日: 2009-01-21
• 發(fā)明（設(shè)計(jì)）人: 戴忠偉
• 申請(qǐng)（專(zhuān)利權(quán)）人: 廣芯電子技術(shù)(上海)有限公司
• 主分類(lèi)號(hào): H03K17/687
• 分類(lèi)號(hào): H03K17/687
• 代理公司: 上海智信專(zhuān)利代理有限公司
• 代理人: 胡美強(qiáng)

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種芯片，尤其涉及該芯片中開(kāi)關(guān)控制電路。

背景技術(shù)

由圖1可見(jiàn)：現(xiàn)有技術(shù)中CMOS開(kāi)關(guān)由兩部分組成，NMOS管N1和PMOS管P1，NMOS的開(kāi)關(guān)是由柵極2的電壓高低決定。工作中NMOS管N1柵極2拉到高電平VDD，NMOS管N1打開(kāi)，柵極2拉到低電平GND，NMOS關(guān)斷，PMOS管P1的柵極5拉到低電平GND，PMOS管P1打開(kāi)，柵極5拉到高電平VDD，PMOS管關(guān)斷。

由于采用P^-襯底的CMOS工藝，所以NMOS管的襯底為P^-4始終接地GND而PMOS管的襯底6是N阱，它的電壓是浮動(dòng)的.目前普遍的設(shè)計(jì)是接VDD或接它的源3端；如果接了它的源端，PMOS管的開(kāi)啟電壓VTP會(huì)降低，相應(yīng)的PMOS管的導(dǎo)道電阻會(huì)變小，這對(duì)開(kāi)關(guān)導(dǎo)通是有利的；可是這樣連接也帶來(lái)一個(gè)問(wèn)題.開(kāi)關(guān)在關(guān)斷時(shí)(5接VDD)由于1.3端電壓的不確定，就有可能造成1端比3端電壓高，這樣的結(jié)果是1端到N阱6端的二極管就會(huì)導(dǎo)通形成通路，開(kāi)關(guān)就無(wú)法關(guān)斷；如果將6端接到1端，也會(huì)有同樣的情況發(fā)生。另外一種線路結(jié)構(gòu)就是將N阱6接VDD(圖2)，這樣在關(guān)斷時(shí)就不會(huì)出現(xiàn)以上的漏電現(xiàn)象。但這樣可能直接會(huì)產(chǎn)生另一個(gè)不好的效果：當(dāng)開(kāi)關(guān)導(dǎo)通時(shí)(5接GND)，由于N阱6接VDD，1腳和3腳的電壓會(huì)從GND變化到VDD，這樣就會(huì)使PMOS管的開(kāi)啟電壓VTP由于襯底效應(yīng)而增大，從而使PMOS管的導(dǎo)通電阻變大，且導(dǎo)通電阻變化范圍也變大，從而影響電阻的平坦度。

發(fā)明內(nèi)容

本實(shí)用新型需要解決的技術(shù)問(wèn)題是提供了一種芯片中模擬開(kāi)關(guān)控制電路，旨在解決上述問(wèn)題；

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：

本實(shí)用新型包括：第一NMOS管、第一PMOS管；還包括：第二PMOS管、第三PMOS管、第四PMOS管；所述的第二PMOS管和第三PMOS管的柵極與第一PMOS管的柵極相接，所述的第二PMOS管和第三PMOS管的源極和襯底相連，并與第一PMOS管的襯底和第四PMOS管的漏極相接；第二PMOS管和第三PMOS管的漏極分別和第一PMOS管的源極和漏極相連；第四PMOS管的源極與VDD相接。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：使開(kāi)關(guān)關(guān)斷后的漏電路減低到了最小，使開(kāi)關(guān)打開(kāi)后的導(dǎo)通電阻最小，電阻的平坦度最好。

附圖說(shuō)明

圖1是現(xiàn)有模擬開(kāi)關(guān)一種線路示意圖；

圖2是現(xiàn)有模擬開(kāi)關(guān)另一種線路示意圖；

圖3是本實(shí)用新型的線路示意圖；

具體實(shí)施方式

下面結(jié)合附圖與具體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述：

由圖3可見(jiàn)：本實(shí)用新型包括：第一NMOS管、第一PMOS管；還包括：第二PMOS管、第三PMOS管、第四PMOS管；所述的第二PMOS管和第三PMOS管的柵極與第一PMOS管的柵極相接，所述的第二PMOS管和第三PMOS管的源極和襯底相連，并與第一PMOS管的襯底和第四PMOS管的漏極相接；第二PMOS管和第三PMOS管的漏極分別和第一PMOS管的源極和漏極相連；第四PMOS管的源極與VDD相接。

本實(shí)用新型在PMOS管P1的襯底6和PMOS的源、漏(1.3)間增加了兩個(gè)PMOS管(P2.P3).同時(shí)將襯底和VDD間通過(guò)另外一個(gè)PMOS管P4連在一起。

本實(shí)用新型的工作原理：當(dāng)PMOS管P1打開(kāi)時(shí)即柵極5接低電壓GND時(shí).同時(shí)P2和P3也打開(kāi).這樣P1的襯底和P1的源、漏(1.3)連在一起.從而消除了襯底效應(yīng).使導(dǎo)通電阻減小，并提高了導(dǎo)通電阻的平坦度，當(dāng)開(kāi)關(guān)關(guān)斷時(shí)，即PMOS管P1的柵極5接高電平VDD時(shí)，P1、P2、P3都關(guān)斷，同時(shí)P4打開(kāi)，這樣P1的N阱襯底通過(guò)P4被拉到VDD，這樣當(dāng)1.3腳的電壓在GND到VDD間變化時(shí)，P1的襯底始終接高電壓VDD，這樣就避免了PMOS管P1襯底的漏電流，使開(kāi)關(guān)關(guān)斷后的漏電路減低到了最小。