[實用新型]雙鎖相環頻率合成器

無效

• 申請號: 200820013590.1
• 申請日: 2008-06-20
• 公開（公告）號: CN201230306Y
• 公開（公告）日: 2009-04-29
• 發明（設計）人: 關麗麗;田衛華;尚玉洪;李夜明;孟巖;叢金濤
• 申請（專利權）人: 鞍山吉兆電子有限公司
• 主分類號: H03L7/22
• 分類號: H03L7/22
• 代理公司: 鞍山嘉訊科技專利事務所
• 代理人: 張 群

技術領域

本實用新型涉及無線通訊系統結構中的一種頻率合成器，特別是涉及一種雙鎖相環頻率合成器。

背景技術

本地振蕩器是廣播電視發射設備中的關鍵部件之一，早期設備中本地振蕩器多采用“晶體倍頻”方式，隨著半導體技術的發展，集成鎖相環(PLL)技術在此領域得以廣泛應用。目前，簡單鎖相環(PLL)頻率合成器系統中，VCO輸出頻率Fo＝N.Fr；其中N為系統分頻比。

相位噪聲是頻率合成器重要技術指標之一，一個理想正弦(或余弦)信號可以用下面數學公式來表示：

f(t)＝A?cos(ωt+φ)

這個信號的頻譜可以用一條直線來表示，但這種理想信號是不存在的，實際的正弦(或余弦)信號可以用下面公式來表示：

f(t)＝A[1+ε(t)]cos[ωt+φ(t)]，其中φ(t)包括直流分量φ。及噪聲分量φ_n(t)，即：φ(t)＝φ₀+φ_n(t)，這樣一來，實際信號的頻譜是由一條直線及上下噪聲帶組成，見圖2

采用PLL技術的頻率合成器，系統相位噪聲與下面因素有關：參考源相位噪聲(Nr)、VCO相位噪聲(Nv)，環路分頻比N、系統響應引起的噪聲(Ns)；各部件噪聲越大，系統輸出噪聲越大，分頻比N越大，系統輸出噪聲越大。

根據上面分析，我們可以采取多種方法來減小系統的相位噪聲，例如：選擇低相位噪聲晶體做參考源、設計或選擇低相位噪聲VCO、合理設計系統參數抑制系統噪聲、減小環路分頻比N等方法。無論何種方法，都只能減少系統噪聲而不能徹底消除。

實際系統中，不可能無限提高參考晶體和VCO的相位噪聲，這將極大增加系統成本；另外采用圖1所示系統，由于Fo已知，當選定Fr后，分頻比N＝Fo/Fr確定，因此只能通過選擇系統參數、提高系統“階數”來抑制系統噪聲，我們知道，系統“階數”提高后，不但設計復雜，而且系統穩定性較差，這正是單PLL的缺點所在。

發明內容

本實用新型克服了現有技術中的不足，提供了一種雙鎖相環頻率合成器，該合成器結構簡單、穩定性強，通過合理選擇參考分頻器R1、R2值，有效減小環路分頻比N，從而達到了降低輸出信號相位噪聲的目的。

為了解決上述問題，本實用新型采用以下技術方案：

雙鎖相環頻率合成器，包括鎖相環PLL1、鎖相環PLL2，放大器AMP，參考源Fr及參考源選擇開關K1，參考源Fr輸出通過選擇開關K1與鎖相環PLL1和鎖相環PLL2連接，鎖相環PLL1輸出連接放大器AMP。

鎖相環PLL1由鑒相器PD1、環路濾波器LPF1、壓控振蕩器VC01依次連接組成環路；鎖相環PLL2由鑒相器PD2、環路濾波器LPF2、壓控振蕩器VC02依次連接組成環路；在兩個環路之間設有混頻器MX1，混頻器MX1混頻信號取自鎖相環PLL1與鎖相環PLL2的差值，送入鑒相器PD1中。

與現有技術相比，本實用新型的有益效果是：系統結構簡單，通過合理調整參考分頻器R1、R2，即可有效降低輸出信號相位噪聲，不必增加額外成本，從而提高了生產效益。

附圖說明

圖1為典型鎖相環頻率合成器方框原理圖

圖2為正弦信號頻譜圖

圖3為雙鎖相環頻率合成器方框原理圖

具體實施方式

見圖3，雙鎖相環頻率合成器，包括鎖相環PLL1、鎖相環PLL2，放大器AMP，參考源Fr及參考源選擇開關K1，參考源Fr包括內部參考源和外部參考源，通過選擇開關K1切換選擇，參考源Fr輸出通過選擇開關K1與鎖相環PLL1和鎖相環PLL2連接，鎖相環PLL1輸出連接放大器AMP。

鎖相環PLL1由鑒相器PD1、環路濾波器LPF1、壓控振蕩器VC01依次連接組成環路；鎖相環PLL2由鑒相器PD2、環路濾波器LPF2、壓控振蕩器VC02依次連接組成環路；在兩個環路之間設有混頻器MX1，混頻器MX1混頻信號取自鎖相環PLL1與鎖相環PLL2的差值，送入鑒相器PD1中。鑒相器PD1內部包含參考分頻器R1和可編程環路分頻器N1。鑒相器PD2內部包含參考分頻器R2和可編程環路分頻器N2。

該頻率合成器的輸出信號頻率范圍50MHz～1000MHz，頻率步進可以選擇，典型值250KHz、50KHz、5KHz、1KHz等，信號輸出電平可以根據實際需要調整AMP增益。