[發明專利]減少功率的加載/存儲隊列搜索機制

有效

• 申請號: 200810246370.8
• 申請日: 2008-12-25
• 公開（公告）號: CN101763250A
• 公開（公告）日: 2010-06-30
• 發明（設計）人: 王凱峰;孫紅霞;吳永強
• 申請（專利權）人: 世意法(北京)半導體研發有限責任公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張雪梅;蔣駿

技術領域

這里描述的技術一般涉及微處理器，并且一些實施例特別涉及減少加載隊列和/或存儲隊列中的功耗。?

背景技術

一些超標量微處理器能夠亂序地執行指令以提高性能。然而，亂序地執行指令需要注意的一個問題是，當不同的指令訪問相同的存儲器位置時可引起數據沖突。例如，如果一個靠后的指令被亂序地先于一個靠前的指令執行，并且兩條指令訪問相同的存儲器位置，存在這些指令可能處理錯誤的數據從而生成不正確的結果的危險。?

為了解決這種亂序(out?of?order)執行所帶來的潛在問題，一些超標量處理器既執行加載隊列又執行存儲隊列。在一些實現方式中，加載隊列是一種數據結構，它存儲全部加載指令所需的地址和數據，這些加載指令已從存儲器中得到該微處理器內核使用的數據。在一些實現方式中，存儲隊列是另一種數據結構，它存儲存儲指令所需的地址和數據，這些存儲指令將數據從微處理器內核傳輸到存儲器。加載隊列和存儲隊列可以保持關于加載和存儲指令的信息，直到不再存在數據沖突的可能性。加載隊列和/或存儲隊列可以在超標量微處理器的內核中實施為用于存儲關于加載指令和/或存儲指令的信息的專用數據結構。在一些實現方式中，加載隊列和存儲隊列可以分別實施為專用寄存器組。?

加載隊列和存儲隊列能使超標量處理器執行各種用于提高性能和避免數據沖突的技術，包括諸如存儲-加載數據轉發(store-to-load?data?forwarding)、存儲器消歧(memory?disambiguation)和順序存儲引退(in-order?store?retirement)之類的各種技術。以前，存儲-加載數據轉發和存儲器消歧利用對存儲隊列或加載隊列充分關聯的(associative)、年齡優先的(age-prioritized)搜索來確定這些隊列是否具有訪問存儲器中特定位置的條目(entry)。?

發明內容

一些實施例涉及一種將第一地址和第二地址進行比較的比較電路，其中第?二地址存儲在微處理器的加載隊列和/或存儲隊列中。該比較電路包括第一和第二比較單元。第一比較單元將第一地址的位的第一子集和對應的第二地址的位的第二子集進行比較，以生成第一比較結果，該結果用于指示位的第一子集是否等于位的第二子集。第二比較單元與第一比較單元相耦合以接收第一比較結果。第二比較單元基于第一比較結果被啟動和禁用。當第二比較單元被啟動時，第二比較單元將第一存儲器地址的位的第三子集和對應的第二地址的位的第四子集進行比較。?

一些實施例涉及一種將第一地址和第二地址進行比較的方法，其中第二地址存儲在微處理器的加載隊列和/或存儲隊列中。第一地址的位的第一子集和對應的第二地址的位的第二子集相比較。當位的第一子集等于位的第二子集時，第一地址的位的第三子集和對應的第二地址的位的第四子集相比較。?

在一些實施例中，所述位的第一子集包括不多于所述第一地址的總位數的1/4的位數。?

附圖說明

附圖中，各個圖中說明的每一個相同或近似相同的部件都用相同的標記表示。出于清楚的目的，并不是每個部件都標注在每幅附圖中。附圖中：?

圖1示出根據一些實施例的加載隊列和比較電路，該比較電路可基于存儲器地址搜索加載隊列。?

圖2示出用于加載隊列的比較電路的實施例。?

圖3更加詳細地示出圖2的比較電路。?

圖4示出根據一些實施例的存儲隊列和比較電路，該比較電路可基于存儲器地址搜索存儲隊列。?

具體實施方式

如上所述，用于搜索微處理器加載隊列或存儲隊列的現有技術利用充分相聯搜索來確定隊列是否具有訪問存儲器中特定物理地址的條目。在這些現有搜索技術中，要將全部存儲器地址和加載隊列或存儲隊列中的所有地址進行比較，以確定是否存在匹配的條目。被搜索的存儲器地址的每一個位與隊列中的地址的每一個位進行比較。然而，在模擬和研究加載隊列和存儲隊列搜索時，已經認識到對加載隊列和存儲隊列的大多數搜索并不會導致找到與被搜索地址相匹配的地址。而且，將全部被搜索地址與隊列中的所有地址相比較會消耗相當大?量的功率。?

一些實施例中，對加載隊列和/或存儲隊列的搜索包括對被搜索地址和隊列中地址的初始局部比較。該局部比較能及早的識別不匹配的地址以便減少不匹配地址的全部比較，這能減少加載隊列和/或存儲隊列中的功耗。?