[發明專利]一種動態局部可重構的嵌入式數據控制器芯片的實現方法

有效

• 申請號: 200810243670.0
• 申請日: 2008-12-11
• 公開（公告）號: CN101436225A
• 公開（公告）日: 2009-05-20
• 發明（設計）人: 郭經紅;馬媛媛;黃輝;鮑興川;喻強;于海;鄧輝;徐建松;于鵬飛
• 申請（專利權）人: 國網電力科學研究院;南京南瑞集團公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 南京知識律師事務所
• 代理人: 汪旭東

技術領域

本發明涉及一種嵌入式系統，特別是涉及一種動態局部可重構的嵌入式數據控制器芯片的實現方法，適用于電力、交通、能源等行業的自動化控制，屬集成電路技術、計算機技術領域。

背景技術

傳統的數據控制器一般采用通用微處理器或數字信號處理器芯片實現，其硬件電路是固定的，實現的功能單元不可現場改變。而采用可編程邏輯器件FPGA實現數據控制器，將形成一種現場可編程、可重構的“通用”新型數據控制器。

可重構系統芯片指在芯片中設置一個或多個可重構單元，使最終用戶可以對芯片的部分電路結構進行現場硬編程或軟編程，從而達到縮短產品面市時間、易于更新換代、延長芯片生命周期的目的。可重構技術是片上系統芯片(SoC)設計業的前沿技術領域。按照芯片配置方式可分為全部重構和局部重構兩種。全部重構是指只能被全部重構，計算的中間結果必須取出放在額外的存儲區，直到新的配置功能全部下載完畢，才能開始新的操作。局部重構是指允許可重構系統的一部分電路重構，操作過程中可以中斷或不中斷不需要重構的其余電路部分的工作。按照芯片重構方式可分為靜態系統重構和動態系統重構。靜態系統重構：是指目標系統的邏輯功能靜態重載，即只能在運行前配置的系統。FPGA芯片功能在外部邏輯的控制下，通過存貯于存貯器中不同的目標系統數據的重新下載，而實現芯片邏輯功能的改變。對一個常規SRAM編程的FPGA，只能用于實現靜態系統重構，在重新配置數據的過程中，舊的邏輯功能失去，新的邏輯功能尚未建立，電路邏輯在時間軸上斷裂〔可稱作系統重構時隙〕，系統功能無法動態連續。動態系統重構是指芯片能在運行過程中實現邏輯功能配置，進行局部或全部的芯片邏輯的動態重構(或稱修改)。

發明內容

1、發明目的

本發明的目的之一是在于發明一種基于FPGA的動態局部可重構嵌入式數據控制器芯片的實現方法，芯片能在運行過程中實現邏輯功能配置，進行局部的芯片邏輯的動態重構(或稱修改)。

2、技術方案

第一步，設計輸入與綜合

編寫頂層設計代碼，劃定可重構模塊的設計邊界，子模塊以黑盒子的形式在頂層被調用，頂層設計沒有其他邏輯。實例化bus?macros用于可重構模塊和其他模塊之間固定的數據交互通道，如圖2所示。

在明確了子模塊間的接口以及子模塊與頂層模塊的接口后，子模塊設計輸入與綜合可以同步展開。動態可重配子模塊需要具備以下特點：

■可重配模塊的高度與芯片高度相同

■可重配模塊的寬度必須以4個slice為倍數增長

■時鐘邏輯獨立于可重構模塊

■可重構模塊的邊界固定

■可重構模塊通過BUS?macro與其他模塊進行通信

■設計要考慮到當重配發生時不影響靜態模塊的操作

■可重配模塊中的存儲模塊在重配發生時要保存數據

第二步，初始預算

初始預算估計的輸入就是頂層模塊的綜合網表，主要完成：

■對設計進行全局區域布局

■約束每個子模塊的規模和區域

■定位每個模塊的輸入輸出

■對設計進行全局時序約束

■將bus?macros放置在模塊間的邊界位置上

本步驟的流程為將綜合生成的頂層設計邏輯網表進行實現(NGDbuild)，生成硬件原語網表(NGD)；然后將原語網表導入約束編輯器和布局規劃器，進行面積約束、全局時序約束等，生成相應的約束文件(UCF)；最后再將約束文件提供給實現工具，生成約束條件下的硬件原語網表，完成初始預算。

第三步，子模塊的激活實現

每個子模塊的激活實現單獨進行，使用單獨的實現目錄。具體方法：在激活模式下運行實現工具(NGDbuild)讀取頂層設計、頂層用戶的約束文件和當前子模塊的邏輯網表作為輸入，生成硬件原語網表(NGD)文件作為輸出，該文件中只有當前子模塊的邏輯網表被激活，其他子模塊仍然是類似于黑盒子的結構框架。在激活模式下用約束編輯器為當前子模塊附加時間約束，然后根據新的約束文件對所生成的NGD文件進行映射、布局布線等實現步驟。子模塊完成了布局布線而且滿足時序要求后，就稱此模塊為物理實現模塊(PIM)，調用pimcreate命令將結果進行提交供合并時使用。

第四步，模塊的最后合并

將所有子模塊的激活實現結果和頂層實現結果有機的組織起來，完成整個設計的實現。