[發(fā)明專利]一種用于三維系統(tǒng)級封裝的垂直互連過孔及其制備方法

有效

• 申請?zhí)枺?/td>: 200810241119.2
• 申請日: 2008-12-30
• 公開（公告）號: CN101452907A
• 公開（公告）日: 2009-06-10
• 發(fā)明（設(shè)計）人: 趙立葳;繆旻;孫新;金玉豐
• 申請（專利權(quán)）人: 北京大學(xué)
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/482;H01L21/768;H01L21/60;B81B7/00;B81C1/00
• 代理公司: 北京君尚知識產(chǎn)權(quán)代理事務(wù)所(普通合伙）
• 代理人: 賈曉玲

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于微電子封裝技術(shù)，具體涉及一種對低頻芯片、射頻芯片及MEMS芯片進(jìn)行封裝集成時所采用的垂直互連過孔結(jié)構(gòu)設(shè)計及其制備方法。

背景技術(shù)

當(dāng)前信息技術(shù)及其在軍事和消費類市場應(yīng)用方面的迅速發(fā)展，對微電子電路以及MEMS(微機(jī)電系統(tǒng))的系統(tǒng)級集成提出了新的要求，主要包括：能獲取和存儲海量的多媒體信息、以極高速度精確可靠的處理和傳輸這些信息，并及時地把有用信息顯示出來或用于控制。集成電路在集成度方面的發(fā)展一直遵循“摩爾定律”，而目前隨著集成電路技術(shù)進(jìn)入65nm技術(shù)平臺后系統(tǒng)復(fù)雜性、設(shè)備投資的急劇上升，“摩爾定律”的有效性受到了嚴(yán)重影響。而利用封裝技術(shù)實現(xiàn)高密度3D(三維)集成，則成為微電子電路(包括MEMS)系統(tǒng)級集成的重要技術(shù)途徑。目前在已出現(xiàn)了許多新的3D封裝技術(shù)。其中，TSV(硅過孔)技術(shù)可以在Si芯片上制作過孔，從而實現(xiàn)裸芯片沿Z軸的層疊，從而能極大的減小其系統(tǒng)尺寸、提升其集成度。同時，由于Z方向互連長度縮短，可明顯減小連線電阻、寄生電容和電感，因而系統(tǒng)功率可降低約30％以上，而且信號的損耗特性和完整性得到極大改善。因此，TSV技術(shù)已經(jīng)成為系統(tǒng)級封裝集成技術(shù)的首選。

現(xiàn)有的TSV三維硅片內(nèi)垂直過孔技術(shù)主要有：

1.傳統(tǒng)垂直側(cè)壁硅片內(nèi)垂直過孔技術(shù)。

這種技術(shù)是目前硅片內(nèi)垂直過孔設(shè)計的主流技術(shù)。它主要通過垂直DRIE在硅片上刻蝕出垂直深孔，為進(jìn)一步電鍍或熔融金屬提供互連通道。但是由于在過孔和硅片上傳輸線的連接處拐角近似于90度，過孔和平面?zhèn)鬏斁€間的寄生效應(yīng)加劇，信號傳輸路徑上的等效特性阻抗發(fā)生急劇變化，而且產(chǎn)生高階模態(tài)，于是傳輸?shù)男盘栯姶挪ǖ幕夭ê洼椛鋼p耗加劇，并對其他傳輸線上的信號傳輸造成干擾。傳輸?shù)捷敵龆说男盘柟β蕼p小。在較低頻率下，這種損耗現(xiàn)象尚在可接受范圍。但當(dāng)頻率升高時，這種損耗會急劇上升。同時，對于多層硅片的硅片內(nèi)垂直過孔(多層過孔疊加)，這種損耗相對于單層硅片的硅片內(nèi)垂直過孔(僅有一層過孔)更加顯著。因此，垂直側(cè)壁的硅片內(nèi)垂直過孔技術(shù)并不十分適用于高頻或多層硅片疊加的傳輸情況。

2.錐形硅片內(nèi)垂直過孔技術(shù)。

這種形式的硅片內(nèi)垂直過孔主要應(yīng)用于熔融金屬球的多層互連中，一般過孔的上側(cè)開口較小，下側(cè)開口較大。首先將一個事先做好的金屬球放在過孔上方，使其下半部分嵌在硅片內(nèi)垂直過孔中。然后加熱，使金屬球融化后流入硅片內(nèi)過孔，形成金屬互連。做成錐形結(jié)構(gòu)的主要原因是：從流體力學(xué)方面來說，這種上小下大的結(jié)構(gòu)更適合熔融的金屬液體的流動和匯聚。這種結(jié)構(gòu)在下側(cè)開口處有一個較為緩和的連接拐點(小于90度)。但是在上側(cè)，過窄的開口使得連接處角度大大增加，同樣加劇了電磁輻射和損耗。

因此，由于多層堆疊過程中，電磁分布和電流傳輸?shù)那闆r相對于二維表面?zhèn)鬏?!-- SIPO -->要復(fù)雜很多，所以對TSV結(jié)構(gòu)的信號傳輸特性的要求變得突出。現(xiàn)有技術(shù)存在的主要問題之一，是在目前常用的圓柱形TSV與硅片表面的引線的連接拐點處的電磁輻射和回波損耗加劇。而這一特點的相應(yīng)改進(jìn)方法就成為了降低TSV損耗、保持信號完整性的關(guān)鍵。

發(fā)明內(nèi)容

本發(fā)明克服了現(xiàn)有技術(shù)中的不足，提供了一種準(zhǔn)工字形型TSV垂直互連過孔，該結(jié)構(gòu)可改善信號傳輸?shù)哪芰Α?/p>

本發(fā)明的技術(shù)方案是：

一種用于三維系統(tǒng)級封裝的垂直互連過孔，其特征在于：過孔的形狀為上、下兩部分分別為一圓臺，中間部分為一圓柱。

上圓臺、中間圓柱與下圓臺的高度比為1∶2∶1。

所述上、下圓臺的高度與其最大底面的直徑比為1∶1。

一種用于三維系統(tǒng)級封裝的垂直互連過孔的制備方法，其步驟包括：

1)在下表面加工有集成電路的標(biāo)準(zhǔn)硅片的上表面設(shè)計垂直互連過孔的位置，并對電路進(jìn)行保護(hù)；

2)采用帶傾角的DRIE刻蝕第一次刻蝕，在硅片上刻蝕出帶斜率的側(cè)壁，形成過孔的上圓臺；

3)采用標(biāo)準(zhǔn)的DRIE工藝第二次刻蝕，刻蝕出垂直側(cè)壁，形成過孔的中間圓柱部分，繼續(xù)刻蝕，當(dāng)刻蝕穿通硅層接觸到下層電路的金屬接觸部分時，刻蝕離子由于金屬的反射而產(chǎn)生footing效應(yīng)，形成帶斜率的側(cè)壁，從而制作出過孔的下圓臺部分；

4)在上述過孔的內(nèi)側(cè)壁和底部生長絕緣層、濺射復(fù)合阻擋種子層、加入添加劑的電鍍銅溶液中進(jìn)行電鍍，直到整個過孔被填充滿。

一種用于三維系統(tǒng)級封裝的垂直互連過孔的制備方法，其步驟包括：

1)在器件層加工有集成電路的SOI片的硅器件層上設(shè)計垂直互連過孔的位置，并保護(hù)電路部分；