[發明專利]IEEE1394總線的鏈路層控制器

有效

• 申請號: 200810240815.1
• 申請日: 2008-12-23
• 公開（公告）號: CN101764795A
• 公開（公告）日: 2010-06-30
• 發明（設計）人: 周慶瑞;孫輝先;陳曉敏;凡啟飛;曹松
• 申請（專利權）人: 中國科學院空間科學與應用研究中心
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L12/40
• 代理公司: 北京法思騰知識產權代理有限公司 11318
• 代理人: 楊小蓉

1.一種IEEE1394總線的鏈路層控制器，其特征在于，所述的鏈路層控制器包 括：主機接口、鏈路層核心模塊、數據緩沖與路由控制模塊、高速數據接口模塊和 配置寄存器；外部CPU通過所述的主機接口可以讀寫配置寄存器、存取數據緩沖與 路由控制模塊中的數據緩沖區；所述的數據緩沖與路由控制模塊處于鏈路層核心模 塊和主機接口及高速數據接口之間，用于提供不同收發數據通道間的切換控制，其 中，所述的數據緩沖與路由控制模塊還使用了兩個異步先入先出存儲器，分別用于 收發數據的緩沖和跨時鐘域數據的同步；所述的配置寄存器用于提供對鏈路層核心 模塊、數據緩沖與路由控制模塊的初始配置和控制，通過所述的主機接口讀寫配置 寄存器來實施控制和獲取鏈路層控制器各模塊的工作狀態；

所述的鏈路層核心模塊，用于實現IEEE1394總線協議中鏈路層的所有功能，包 括：物理層鏈路層接口、數據緩沖處理單元、數據包收發單元、循環冗余校驗單元 以及循環控制器；

所述的物理層鏈路層接口，用于提供IEEE1394總線協議規定的鏈路層與物理層 間的標準接口；

所述的數據緩沖處理單元，使用一個異步先入先出存儲器為收發數據包提供數 據緩沖功能；

所述的數據包收發單元是鏈路層核心模塊的核心，通過雙向數據線與數據緩沖 處理單元、循環冗余校驗單元、循環控制器以及數據緩沖與路由控制模塊相連；

所述循環冗余校驗單元，用于提供收發數據時的循環冗余校驗功能；

所述循環控制器，包括循環定時器和循環監視器，用于等時服務；

在發送數據包時，通過主機接口寫入指定格式的數據包到數據緩沖與路由控制 模塊；再通過數據緩沖與路由控制模塊的異步先入先出存儲器實現數據的緩沖、多 時鐘域數據的同步以及數據路由的控制；然后，進入鏈路層核心模塊，按照IEEE1394 總線協議中不同類型數據包的格式進行數據的組幀和循環冗余校驗；最后通過物理 層鏈路層接口向物理層發出相應類型的總線申請；該鏈路層控制器所在節點獲取總 線控制權后，開始通過物理層鏈路層接口按照指定的速度轉發數據包到串行總線；

數據包發送完成后，如果發送的是非廣播異步包，則等待目的節點返回確認包， 如果該鏈路層控制器所在節點是循環控制器，還會產生并發送循環開始包到總線；

在接收數據包時，通過物理層鏈路層接口接收物理層轉發的，在串行總線上傳 輸的數據包，在鏈路層核心模塊，所述數據包收發單元對接收的數據包進行地址和 數據包類型的譯碼，如果該數據包的目的節點不是本節點，則放棄數據包的接收； 否則，開始接收數據包并進行CRC校驗，如校驗錯誤則放棄數據包的接收，如正確 則把接收的數據按照指定的格式輸出到數據緩沖與路由控制模塊，在該模塊中完成 多時鐘域數據的同步和緩沖，并根據路由控制，通過主機接口輸出數據到事務層或 應用程序；如果接收到的是非廣播異步包，完成數據包接收后，鏈路層核心模塊返 回一個確認包到串行總線；

所述的物理層鏈路層接口采用了容錯設計，用于針對控制信號Ctl可能出現的各 種錯誤進行分析和處理；

其中，用Ctl表示物理層與鏈路層接口間傳輸的控制信號，所述容錯設計為：

Step1：接收Ctl信號，并判斷其值；

Step2：若Ctl=00B，則轉到Step1，否則繼續；

Step3：若Ctl=01B，則連續接收數據線D上的數據，直至該狀態即Ctl=01B結 束，然后轉到Step1，否則繼續；

Step4：判斷Ctl是否10B，是則轉到Step7，否則繼續；

Step5：判斷鏈路層控制器是否發出了總線申請，否：轉到Step1，是則繼續；

Step6：接管總線，發送數據包，發送結束后，返回到Step1；

Step7：判斷數據線的值是否為FFH，否：轉到Step1，是則繼續；

Step8：接收當前的數據，進入下一個時鐘周期，繼續；

Step9：Ctl的值是否00B，否：轉到Step8，是：繼續；

Step10：判斷是否接收到完整的4字節數據，否：轉到Step8，是則返回Step1。