[發明專利]基于C8051F310SOC單芯片的三相電能表無效
| 申請號: | 200810239407.4 | 申請日: | 2008-12-08 |
| 公開(公告)號: | CN101419251A | 公開(公告)日: | 2009-04-29 |
| 發明(設計)人: | 袁慧梅;楊鈞友;孫浩;陳文;王艷;陳宗英 | 申請(專利權)人: | 首都師范大學 |
| 主分類號: | G01R22/06 | 分類號: | G01R22/06 |
| 代理公司: | 北京慧泉知識產權代理有限公司 | 代理人: | 王順榮;唐愛華 |
| 地址: | 100037北京市海淀區西*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 c8051f310soc 芯片 三相 電能表 | ||
1、一種基于C8051F310SOC單芯片的三相電能表,其特征在于:該電能表包括:
主控芯片:所述的電能表以C8051F310作為系統的中央處理器,負責對系統的控制和對信息的處理;
顯示部分:所述的顯示部分通過SPI接口與主控芯片連接,以進行SPI通信;所述的顯示部分為諾基亞公司的3310液晶屏,該液晶屏共有7個外部引腳,其中SCLK、SDIN、SCE引腳分別連接到主控芯片的P0.0、P0.2、P0.3引腳以進行SPI通信;它的數據/命令選擇引腳D/C和復位引腳RES分別連接到主控芯片的P3.0、P3.1引腳;另外還要給它的VCC引腳提供3.3V電壓并且將GND引腳接地;
時鐘模塊:所述的時鐘模塊為PCF8563,8腳DIP封裝,其中7腳為CLKOUT用10K電阻上拉,輸出頻率為晶振頻率:32768Hz,作為測試用;3腳/INT、5腳SDA、6腳SCL均用10K電阻上拉,與主控芯片的P3.2、P0.6、P0.7連接;IIC通信地址為:寫為0A2H,讀為0A3H;電源部分由電線上采得,還需要加上電池在斷電情況下繼續為PCF8563供電,以防止丟失時間等參數;
存儲器模塊:所述的存儲器模塊為AT24C16,8腳DIP封裝;A0、A1、A2均接地;則IIC通信地址為0A0,與時鐘芯片PCF8563共享IIC總線,由主控芯片控制選擇讀寫;
485通信模塊:485通信模塊核心芯片為MAX485E,8腳DIP封裝,與上位機相連負責和上位機網絡通信;且通過光藕分別連接主控芯片的P0.5、P0.4、P3.3,負責485通信;其中P3.3腳負責發送、接收的切換;
外部按鍵:外部按鍵連接到主控芯片P3.4引腳,用于快速將測量的各個參數值上傳給上位機進行顯示和處理;
AD采集模塊:AD采集模塊主要由傳感器、信號調理模塊和C8051F310片內的ADC三部分組成;傳感器將電力線上的三相電壓和三相電流轉為小信號送給信號調理模塊,三相電壓信號是通過電阻分壓網絡降為小信號的,三相電流信號是通過電流互感器轉為小信號的;信號調理模塊把傳感器送來的小電壓信號經過抗混疊低通濾波器濾波后偏置到A/D的參考電壓電平上,并將其輸出給C8051F310片內的ADC進行模擬數字轉換,三路差分電壓輸入信號UA、UB、UC分別與主控芯片的P1.3和P1.4、P1.5和P1.6、P1.7和P2.0引腳相連接,三路單端電流輸入信號IA、IB、IC分別與主控芯片的P1.0、P1.1、P1.2引腳相連接;C8051F310片內的ADC集成了兩個25通道模擬多路選擇器和一個200ksps的10位逐次逼近寄存器型ADC,ADC中還集成了跟蹤保持電路和可編程窗口檢測器;
電壓比較器模塊:將一路差分電壓輸入信號UA和外部基準接到主控芯片內部的比較器輸入引腳P2.4和P2.5上,可測得信號的頻率值;
電源供電電路:電源部分由LM7805來穩定變壓器產生的5V直流電壓,提供給RS485以及作為LM1086輸入,LM1086轉換成3.3V直流電壓提供給C8051F310作為工作電壓。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于首都師范大學,未經首都師范大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810239407.4/1.html,轉載請聲明來源鉆瓜專利網。





