[發(fā)明專利]三維應變NMOS集成器件及其制作方法無效
| 申請?zhí)枺?/td> | 200810232451.2 | 申請日: | 2008-11-28 |
| 公開(公告)號: | CN101409296A | 公開(公告)日: | 2009-04-15 |
| 發(fā)明(設計)人: | 胡輝勇;張鶴鳴;戴顯英;宣榮喜;宋建軍;舒斌;趙麗霞 | 申請(專利權(quán))人: | 西安電子科技大學 |
| 主分類號: | H01L27/12 | 分類號: | H01L27/12;H01L21/84 |
| 代理公司: | 陜西電子工業(yè)專利中心 | 代理人: | 王品華;黎漢華 |
| 地址: | 71007*** | 國省代碼: | 陜西;61 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 三維 應變 nmos 集成 器件 及其 制作方法 | ||
1.一種三維應變NMOS集成器件,包括上下兩層有源層,其特征在于下層有源層(2)和上層有源層(1)均采用應變Si?NMOSFET器件,兩層之間通過SiO2介質(zhì)層鍵合。
2.根據(jù)權(quán)利要求1所述的三維應變NMOS集成器件,其中下層具有Poly-SiGe柵的應變Si?NMOSFET器件的襯底采用SSOI結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的柵三維應變NMOS集成器件,其中上層具有Poly-SiGe柵的應變Si表面溝道NMOSFET器件的襯底采用SGOI結(jié)構(gòu)。
4.一種三維應變NMOS集成器件的制作方法,包括如下步驟:
步驟1.制作下層有源層應變Si?NMOSFET器件
1a.在SSOI襯底片上通過氧化、光刻、離子注入、金屬化工藝制作出有源區(qū);
1b.在有源區(qū)上淀積一層p型的Poly-SiGe,作為柵極,摻雜質(zhì)濃度>1020cm-3,Ge組分為0.05~0.3;
1c.在Poly-SiGe層上通過氧化、光刻、離子注入工藝制作具有Poly-SiGe柵的應變Si?NMOSFET器件及相互連線;
1d.在具有Poly-SiGe柵的應變Si?NMOSFET器件及相互連線表面淀積SiO2介質(zhì)層,完成下層有源層結(jié)構(gòu);
步驟2.制作SGOI襯底
2a.將p型Si片表面進行氧化,作為上層有源層的基體材料,并在該基體材料上注入氫;
2b.采用化學機械拋光工藝,分別對下層有源層和注入氫后的上層有源層基體材料表面進行拋光處理;
2c.將拋光處理后的下層有源層和上層基體材料表面相對緊貼,置于超高真空環(huán)境中在350℃~480℃的溫度下實現(xiàn)鍵合;
2d.將鍵合后的基片溫度升高,對上層基體材料多余的部分進行剝離,使上層基體材料在注入的氫處斷裂,并在該斷裂表面進行化學機械拋光;
2e.在拋光后的上層基體材料表面,先用分子束外延MBE的方法在低溫下生長一層Si,再生長一層Ge組分梯度分布的弛豫SiGe,Ge組分底層是0,上層是0.2~0.3,再生長一層Ge組分恒定的弛豫SiGe,Ge的組分是0.2~0.3,形成SGOI絕緣體上應變硅鍺襯底;
2f.在SGOI襯底上生長一層應變Si;
步驟3.制作上層有源層應變Si表面溝道NMOSFET器件
3a.在上述襯底上,通過氧化、光刻、離子注入和金屬化工藝制作工藝制作應變Si?NMOSFET有源區(qū);
3b.在有源區(qū)上淀積一層p型的Poly-SiGe,作為柵極,摻雜濃度>1020cm-3,Ge組分為0.05~0.3;
3c.在Poly-SiGe層上通過鈍化、光刻、金屬化工藝制作具有Poly-SiGe柵的應變Si表面溝道NMOSFET器件及相互連線,完成上層有源層結(jié)構(gòu);
3d.將下層有源層的具有Poly-SiGe柵的應變Si?nMOSFET器件與上層有源層的具有Poly-SiGe柵的應變Si表面溝道NMOSFET器件進行連接,構(gòu)成導電溝道為65~130nm的三維應變NMOS集成電路。
5.根據(jù)權(quán)利要求4所述的三維NMOS器件的制作方法,其中,步驟3d所述的導電溝道長度根據(jù)步驟1a、步驟1c、步驟3a和步驟3c中光刻精度確定,取65~130nm。
6.一種三維應變NMOS集成器件的制作方法,包括如下步驟:
第1步.選取應力>1Gpa的SSOI襯底片;
第2步.在SSOI襯底片上通過氧化、光刻、離子注入工藝制作出有源區(qū);
第3步.采用UHVCVD方法,在有源區(qū)上淀積一層p型的Poly-SiGe,作為柵極,摻雜濃度>1020em-3,Ge組分為0.15;
第4步.在Poly-SiGe層上通過光刻Poly-SiGe層-鈍化-離子注入-光刻引線孔-多晶硅布線-低溫淀積SiO2介質(zhì)層,制作導電溝道為65nm的具有Poly-SiGe柵的應變Si?nMOSFET器件結(jié)構(gòu)及相互連線;
第5步.在上述的有源層表面淀積SiO2介質(zhì)層;
第6步.對經(jīng)過清洗的p型Si片進行表面氧化,作為上層基體材料;
第7步.采用離子注入工藝,對上層基體材料注入氫;
第8步.利用化學機械拋光工藝,分別對下層有源層和注入氫后的上層有源層基體材料表面進行拋光處理;
第9步.將拋光處理后的下層有源層和上層基體材料表面相對緊貼,置于超高真空環(huán)境中在350℃的溫度下實現(xiàn)鍵合,以避免高溫對第一有源層器件的影響;
第10步.將鍵合后的基片溫度升高,對上層基體材料的部分進行剝離,使上層基體材料在注入的氫處斷裂,并在該斷裂表面進行化學機械拋光;
第11步.在拋光后的上層基體材料表面,先用分子束外延MBE的方法,在低溫下生長一層Si,在該Si層上用UHVCVD的方法生長一層Ge組分梯度分布的弛豫SiGe,Ge組分底層是0,上層是0.2,再生長一層Ge組分恒定的弛豫SiGe,Ge的組分是0.2,形成SGOI襯底;
第12步.用UHVCVD的方法,在SGOI襯底上生長一層應變Si;
第13步.通過氧化、光刻、離子注入工藝在虛襯底上制作出有源區(qū);
第14步.用UHVCVD方法在有源區(qū)上淀積一層p型的Poly-SiGe,作為柵極,摻雜濃度>1020cm-3,Ge組分為0.15;
第15步.在Poly-SiGe層上通過光刻Poly-SiGe層-鈍化-離子注入-光刻引線孔-多晶硅布線-低溫淀積SiO2介質(zhì)層,完成上層有源層導電溝道為65nm的具有Poly-SiGe柵的應變Si表面溝道NMOSFET器件;
第16步.將下層有源層的具有Poly-SiGe柵的應變Si表面溝道NMOSFET器件與上層有源層的具有Poly-SiGe柵的應變Si表面溝道NMOSFET器件通過互連線連接,構(gòu)成導電溝道為65nm的三維應變NMOS集成電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西安電子科技大學,未經(jīng)西安電子科技大學許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810232451.2/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內(nèi)或其上形成的多個半導體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉(zhuǎn)換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結(jié)點的熱電元件的;包括有熱磁組件的





