[發(fā)明專利]一種多通道閃存控制器

無效

• 申請?zhí)枺?/td>: 200810232223.5
• 申請日: 2008-11-11
• 公開（公告）號: CN101740103A
• 公開（公告）日: 2010-06-16
• 發(fā)明（設(shè)計）人: 崔建杰
• 申請（專利權(quán)）人: 西安奇維測控科技有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 西安智邦專利商標(biāo)代理有限公司 61211
• 代理人: 康凱

技術(shù)領(lǐng)域

本發(fā)明涉及一種多通道閃存控制器。

背景技術(shù)

閃存作為一種新的非易失性存儲介質(zhì)，以其存儲密度大、攜帶方便、功耗低、掉電數(shù)據(jù)保持時間長及抗震性好等諸多優(yōu)點，已經(jīng)在消費類電子領(lǐng)域非常普及。在工業(yè)及軍工領(lǐng)域，也越來越受到重視和歡迎。在一些大容量數(shù)據(jù)存儲應(yīng)用場合，往往會有多片閃存級聯(lián)或者組成整列使用，以擴大存儲空間和提高數(shù)據(jù)的吞吐量。但是，由于閃存在寫入數(shù)據(jù)后需要進(jìn)行較長時間的等待，以確保數(shù)據(jù)正確寫入。典型的，一次寫入需要等待200us，最大等待時間需要700us。如果按照正常的操作思路，向閃存中寫入數(shù)據(jù)后就進(jìn)行等待，數(shù)據(jù)的寫入速度會很慢，無法滿足實際的使用要求。在有些場合，為了取得高的寫入速度犧牲每個芯片的寫入等待時間，這樣會帶來數(shù)據(jù)的不可靠性。

此外，由于閃存的每個扇區(qū)都有一定的使用壽命，長時間的擦除容易導(dǎo)致一些存儲單元出錯，即出現(xiàn)所謂的壞塊。除了使用過程中出現(xiàn)的壞塊，由于生產(chǎn)技術(shù)的原因，每個閃存芯片在出廠時都有一定的壞塊。現(xiàn)有的壞塊管理方法基本思路是把這些壞塊棄用，然而閃存的一塊包括很多個扇區(qū)，出故障的只是某一個扇區(qū)的一個位單元，塊內(nèi)其他扇區(qū)是可以正常操作的。這樣因為一位或者幾位的出錯而導(dǎo)致整塊存儲單元棄用的做法非常的浪費存儲空間。

由于閃存本身所具有的上述特點，在閃存的使用過程中必須采取相應(yīng)的方法以揚長避短，尤其要解決以上所提及的兩個問題。現(xiàn)有的閃存控制器或者類似的閃存控制的方法中，有的方法能一定程度的提高讀寫速度，但是仍然有一定的瓶頸，且沒有糾錯能力；有的方法是為了的追求閃存的讀寫速度，在芯片寫入的等待時間上進(jìn)行節(jié)省，造成惡劣環(huán)境下數(shù)據(jù)不能可靠的寫入；還有的方法在糾錯能力上比較薄弱，每個扇區(qū)只能糾正2bit或者4bit的錯誤，不能很好的提高閃存的使用壽命。

發(fā)明內(nèi)容

本發(fā)明的目的為解決現(xiàn)有技術(shù)中閃存數(shù)據(jù)讀寫速度慢的缺陷，提供了一種能夠控制閃存快速讀寫的多通道閃存控制器。

本發(fā)明的技術(shù)解決方案為：

一種多通道閃存控制器，其特殊之處是：

包括通過雙口緩存相互進(jìn)行連接的IDE接口模塊、微處理器模塊和閃存管理模塊；

其中閃存管理模塊包括閃存接口命令解析單元、內(nèi)部管理單元、數(shù)據(jù)接口管理單元、通道仲裁單元、通道緩存、閃存時序單元；

所述數(shù)據(jù)接口管理單元、通道仲裁單元、閃存時序單元順序連接；

所述數(shù)據(jù)接口管理單元和通道仲裁單元通過內(nèi)部管理單元與閃存接口命令解析單元相連接。

數(shù)據(jù)傳輸通道獨立于命令傳輸通道。

上述閃存控制器包括設(shè)置于數(shù)據(jù)接口管理單元和通道仲裁單元之間的所羅門糾解錯管理單元。

上述閃存時序單元為低速時鐘閃存時序單元，其余單元為高速時鐘單元。

本發(fā)明具有如下優(yōu)點：

1、閃存讀寫速度快。速度上可以突破閃存的理論讀寫速度，使得閃存的讀寫速度可以達(dá)到100MByte/s以上，以適應(yīng)高速接口標(biāo)準(zhǔn)如PATA、SATA、1394和USB等。在提高閃存讀寫速度上，如采用本發(fā)明的二維陣列的方法管理閃存芯片。每一行有4～8列，由4～8個芯片組成，這些芯片共享一條數(shù)據(jù)總線和控制總線，各列芯片有自己獨立的片選信號。由于一條總線上有多個芯片，利用前一個芯片的讀寫等待時間，進(jìn)行下一個芯片的讀寫操作，從而提高了數(shù)據(jù)的寫入速度。此外，每一行構(gòu)成一個獨立的通道，多行構(gòu)成多個獨立的通道。各個通道互不影響，獨立并行工作，從而又大大的提高了數(shù)據(jù)的傳輸速度。二維陣列的組織結(jié)構(gòu)配合先進(jìn)的通道管理方法，確保數(shù)據(jù)的傳輸速度非常高。

2、數(shù)據(jù)讀寫可靠性高。可靠性上嚴(yán)格按照閃存操作的時間特性進(jìn)行等待，確保在各種條件下數(shù)據(jù)的可靠性。在提高數(shù)據(jù)存儲可靠性上，本發(fā)明確保每個芯片的操作時序正確，并確保寫入等待時間嚴(yán)格按照芯片的提供參數(shù)的最大值來操作，這樣保證了在惡劣外部條件下，數(shù)據(jù)仍然能夠可靠的寫入到Flash芯片中去。具體的講，就是在一個芯片處于寫等待的狀態(tài)時，轉(zhuǎn)入同一行的下一列所在位置芯片的寫操作，依次類推，當(dāng)一行的芯片輪詢操作一圈后，第一次操作的芯片剛好處于延時完成狀態(tài)，又可進(jìn)行下一次的寫入。這樣既保證了芯片的可靠寫入，也保證了數(shù)據(jù)的傳輸速度。

3、糾錯能力強，閃存使用壽命長。在糾解錯能力上，本方案采用獨特的編解碼方法，可以對512個字節(jié)數(shù)據(jù)檢查8個字節(jié)的錯誤，糾正4個字節(jié)的錯誤。這遠(yuǎn)遠(yuǎn)高于現(xiàn)有的糾解錯方法，從而大大的提高了閃存的使用壽命。

附圖說明

圖1為本發(fā)明閃存芯片陣列結(jié)構(gòu)示意圖。

圖2為本發(fā)明閃存控制器原理框圖。