[發明專利]一種提高IO速度的電路有效
| 申請號: | 200810227989.4 | 申請日: | 2008-12-04 |
| 公開(公告)號: | CN101751595A | 公開(公告)日: | 2010-06-23 |
| 發明(設計)人: | 周鵬;趙貴勇;盧鋒;耿介;鄭曉光 | 申請(專利權)人: | 北京中電華大電子設計有限責任公司 |
| 主分類號: | G06K19/07 | 分類號: | G06K19/07 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 100102 北京市朝陽*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 提高 io 速度 電路 | ||
技術領域
本發明涉及一種IO電路,具體地說,是涉及一種用于接觸式智能卡芯片的能提高IO通 信速度的電路。
背景技術
在接觸式智能卡領域,主流的通信標準是ISO/IEC?7816,該標準的特點是,卡與讀卡器 之間的雙向數據傳輸管腳需要用“線與”的方式連接。所以,芯片數據傳輸的IO管腳通常使 用的是開漏結構PAD,如圖1,開漏PAD在輸出低電平到高電平的轉換時,完全由上拉電阻完 成,而上拉電阻一般為幾十K歐姆,以致電平上升時間長,數據輸出速率低,最高只有幾百 Kbps的波特率。導致ISO7816串口的通信速度慢,通訊時間過長。另一方面,隨著智能卡技 術的發展,智能卡要求ETU分頻比越來越高,如果IO速度太慢也將導致功能錯誤。因此,如 何縮短通訊時間及提高IO的通訊速度已經顯得格外重要。
發明內容
本發明公開了一種能提高IO速度的電路結構,從而有效地縮短7816串口的通訊時間, 提高串口通訊效率。
為實現本發明的目的,本發明提供了一種開漏結構外加“0—1”電平轉換時一個時鐘周 期的加速轉換脈沖,并帶上拉電阻與三態傳輸門的IO電路結構。此電路結構包括三態雙向開 漏IO?PAD、生成三態門使能信號(ENO)的一組邏輯門電路。
由于三態門使能信號(ENO)是串口輸出數據經過D觸發器及一組邏輯門電路生成的,使 ENO信號在輸出數據發生“0—1”電平轉換時,具有一個時鐘周期的加速轉換脈沖,使IO?PAD 能輸出一個時鐘周期的強驅動高電平,加快了輸出數據從低電平向高電平的轉換時間,有效 地提高了芯片IO速度。
本發明所公開的提高IO速度的電路結構,能使數據傳輸速度明顯提高,提高后的IO速 度性能與選用的PAD驅動能力有關,一般都能達到十幾MHz。這樣大大縮短了通訊時間,提 高了智能卡的通信效率,有效地解決了智能卡的在通訊時的瓶頸問題。
本發明中提出的輸出數據在“0—1”電平轉換時,三態門控制信號(ENO)有一個時鐘周 期的加速轉換脈沖,使PAD輸出為強驅動輸出的高電平只維持一個周期,其它時間輸出的高 電平均為“弱1”,滿足當任何一方輸出為低時,都可以將數據線拉至低電平(最慢一個周期 內)。也即能符合ISO/IEC?7816通信協議中關于“線與”特性的要求。
附圖說明
圖1開漏PAD示意圖
圖2本發明公開的提高IO速度的電路
圖3三態傳輸門使能信號的時序圖
具體實施方式
參照圖2所示,本發明提出的開漏結構外加“0—1”電平轉換時一個時鐘周期的加速轉 換脈沖,并帶上拉電阻與三態傳輸門結構的IO電路結構,包括三態雙向開漏IO?PAD、生成 三態門使能信號(ENO)的一組邏輯門電路。
由串口輸出數據(Sci_dataout)經過D觸發器鎖—拍(用串口的工作時鐘Ext_clk)生成 Sci_dataout_dy信號,此信號與原串口輸出數據經過與門后,生成串口輸出數據的使能信號 (Sci_dout_en),由此串口數據使能信號經過一個非門后生成一使能信號,即是三態門的使能 端(ENO)信號。據此電路結構生成的三態門使能信號ENO具有當串口輸出數據在“0—1”電平 轉換時,只有一個時鐘周期的加速轉換脈沖信號,具體的時序圖可參見圖3。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京中電華大電子設計有限責任公司,未經北京中電華大電子設計有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810227989.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:GIS干式電纜終端
- 下一篇:一種延長數據存儲設備壽命的數據寫入方法





