[發明專利]一種實現CMMB信道時隙同步的方法和裝置

有效

• 申請號: 200810217745.8
• 申請日: 2008-11-26
• 公開（公告）號: CN101742077A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 黃智
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04N5/04
• 分類號: H04N5/04;H04N5/06
• 代理公司: 深圳市永杰專利商標事務所 44238
• 代理人: 曹建軍

技術領域

本發明涉及通信領域，具體地說，涉及一種實現CMMB(中國移動多媒體廣 播電視)信道時隙同步的方法和裝置。

背景技術

信道時隙同步過程是將在時域上搜索接收信號的時隙的起始位置，作為接收 機后續數字基帶處理的時間基準的過程。廣播系統一般采用連續傳輸機制，但 CMMB規范為了支持終端的節電設計，可能在傳送過程中暫時關停物理層的個別 時隙，以突發的形式傳送廣播信號，但是用于物理層同步的同步信號將連續發射。 因此，在采用同步信號進行收發定時和頻率同步的情況下，雖然存在連續和突發 兩種不同的傳輸模式，但是時隙同步算法設計將基本相同

為了方便接收機同步，CMMB規范專門設計了同步信號，同步信號子載波間 隔是數據子載波間隔的2倍，即為4.8828125kHz，在頻域上由一偽噪聲序列 (Pseudo-noise?Sequence，PN序列)構成，在時域由兩段完全相同的信號構成。

由于兩段同步信號時間間隔較短，可基本認為在此期間信道沖激響應未發生 變化，對應兩段同步信號的接收信號應該完全一致，不同之處僅限于頻率偏差造 成的相移，通過將兩段同步信號延時相關，考慮到累加過程基本上是同相相加， 因此，當結果最大時便可獲得物理層信道時隙同步的估計。

發明內容

本發明所要解決的技術問題是，提供一種實現CMMB信道時隙同步的方法和 裝置，本發明可快速搜索CMMB信道的時隙開始信息并完成時隙同步。

一種實現CMMB信道時隙同步的裝置，包括數據預處理模塊、RAM模塊、復 數運算模塊以及功率計算及上報模塊，其中，

數據預處理模塊用于采集數據，并檢測當前采集到的數據是否是預先配置的 同步信號的起始數據，若是，則產生工作信號，并將從所述起始數據開始采集到 的數據發送給RAM模塊存儲；否則，繼續檢測當前采集到的數據是否是預先配置 的同步信號的起始數據；

RAM模塊用于存儲接收到的數據；若接收到數據時所有存儲單元均被占用， 則將存儲單元中存儲時間最長的數據讀出給所述復數運算模塊，將當前接收到的 數據存入該存儲單元中，同時將所述當前接收到的數據發送給所述復數運算模 塊；

復數運算模塊用于對接收到的數據進行乘法運算，并將結果發送給所述相關 累加模塊；

相關累加模塊用于完成延遲相關累加運算，并將運算結果發送給所述功率計 算及上報模塊；

功率計算及上報模塊用于對接收的相關累加結果進行功率估計，查找得到的 功率估計值中的最大值，記錄所述最大值的位置信息，并將所述最大值及其位置 信息上報給上層。

所述數據預處理模塊還用來統計發送給所述RAM模塊的數據的個數，并判斷 所述統計到的個數是否小于等于預先配置的延遲相關計算長度值，若是，則繼續 將采集到的數據發送給RAM模塊存儲；否則，丟棄采集到的數據，同時關閉工作 信號。

所述復數運算模塊為兩個具有飽和截位功能的乘法器。

所述復數運算模塊為一個具有飽和截位功能的乘法器。

所述相關累加模塊為一個具有飽和截位功能的累加器。

所述相關累加模塊為一個FIFO緩存和一個具有飽和截位功能的累加器，所 述FIFO緩存用于緩存所述復數運算模塊發送來的數據。

一種實現CMMB信道時隙同步的方法，包括如下步驟：

步驟一：數據預處理模塊檢測當前采集到的數據是否是預先配置的同步信號 的起始數據，若是，則啟動工作信號，將采集到的數據發送給RAM模塊，執行步 驟二；否則，執行步驟一；

步驟二：所述RAM模塊判斷是否還有未被占用的存儲單元，若是，則將當前 接收到的數據存入未被占用的存儲單元中，繼續等待下一個數據的到來；否則， 將存儲單元中存儲時間最長的數據讀出給復數運算模塊，并將當前接收到的數據 存入該存儲單元中，同時將所述當前接收到的數據發送給所述復數運算模塊，執 行步驟三；

步驟三：所述復數運算模塊對接收到的數據進行乘法運算，并將結果發送給 相關累加模塊；所述累加模塊對接收到的數據進行累加，將累加結果發送給功率 計算及上報模塊；所述功率計算及上報模塊對所述累加結果進行功率估計，查找 得到的功率估計值中的最大值，記錄所述最大值的位置信息，并將所述最大值及 其位置信息上報給上層。