[發(fā)明專利]溝槽晶體管及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810215628.8
• 申請(qǐng)日: 2008-09-08
• 公開（公告）號(hào): CN101383377A
• 公開（公告）日: 2009-03-11
• 發(fā)明（設(shè)計(jì)）人: 張炳琸;尹汝祚
• 申請(qǐng)（專利權(quán)）人: 東部高科股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 李丙林;張 英

本申請(qǐng)基于35?U.S.C119要求第10-2007-0090948號(hào)(于2007年9月7日遞交)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明涉及一種晶體管，如金屬-氧化物半導(dǎo)體(MOS)的場(chǎng)效應(yīng)晶體管(FET)，更具體地，涉及一種以溝槽形式具有柵極的溝槽晶體管及其制造方法。

背景技術(shù)

在第6,583,010B2號(hào)(題為“具有自對(duì)準(zhǔn)源極的溝槽晶體管”)美國(guó)專利中披露了一種傳統(tǒng)的溝槽晶體管。在所披露的溝槽晶體管中，實(shí)施離子注入來(lái)減少如該專利的圖6A或圖6C中所示的柵極-源極疊加電容(overlapcapacitance)，從而形成了如該專利的圖6D中所示的L-形源極結(jié)構(gòu)。

根據(jù)這種方法，由于使用柵極上部的一個(gè)末端(terminal)通過(guò)自對(duì)準(zhǔn)來(lái)形成源極，可以減少源極和柵極之間的疊加電容，同時(shí)也減少了疊加電容中的變化。然而，上述方法僅在形成溝槽柵極低于硅表面時(shí)是適用的，也就是，當(dāng)溝槽柵極高于硅表面時(shí)是不適用的。

當(dāng)柵電極在硅表面之上突出時(shí)，可以通過(guò)以與普通CMOS晶體管工藝相同的方式形成側(cè)壁來(lái)得到具有自對(duì)準(zhǔn)結(jié)構(gòu)的源極接觸件。當(dāng)通過(guò)自對(duì)準(zhǔn)形成本體(body)和源極的接觸件時(shí)，可以減小器件的表面區(qū)域。這也有助于保證工藝的余量(process?margin)。當(dāng)柵電極突出高于硅表面時(shí)，柵極-源極疊加電容增加而柵極電阻可能減少。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例涉及一種晶體管，如金屬-氧化物半導(dǎo)體(MOS)的場(chǎng)效應(yīng)晶體管(FET)，更具體地，涉及一種以溝槽形式具有柵極的溝槽晶體管及其制造方法。本發(fā)明實(shí)施例涉及一種能夠減小柵極-源極疊加電容的具有突出高于半導(dǎo)體襯底表面的柵電極的溝槽晶體管及其制造方法。本發(fā)明實(shí)施例涉及一種盡管使用了相對(duì)薄的柵極氧化層但仍具有相對(duì)高的閾值電壓的溝槽晶體管及其制造方法。

本發(fā)明實(shí)施例涉及一種溝槽晶體管，該溝槽晶體管可以包括半導(dǎo)體襯底、形成于半導(dǎo)體襯底內(nèi)的溝槽以及形成于溝槽內(nèi)壁上方的柵極氧化層。柵極可被嵌入到溝槽中，該柵極包括部分突出在半導(dǎo)體襯底的表面上方的突出部分。柵極可以在突出部分的周圍摻雜有第二電導(dǎo)率型(second?conductivity?type)摻雜物，并在除了突出部分以外的其他部分上摻雜有第一電導(dǎo)率型(first?conductivity?type)摻雜物。可以在溝槽側(cè)面處的半導(dǎo)體襯底的表面上方形成第二電導(dǎo)率型的源極區(qū)。

本發(fā)明實(shí)施例涉及一種用于制造溝槽晶體管的方法包括：制備半導(dǎo)體襯底；在半導(dǎo)體襯底中形成溝槽；在溝槽的內(nèi)壁上方形成柵極氧化層；通過(guò)在溝槽中嵌入多晶硅來(lái)形成具有第一電導(dǎo)率型的柵極，該柵極包括在半導(dǎo)體襯底表面上方突出的突出部分；通過(guò)在突出部分中注入第二電導(dǎo)率型離子形成阻擋層(barrier?layer)；以及在半導(dǎo)體襯底的表面上方形成第二電導(dǎo)率型源極區(qū)。

附圖說(shuō)明

實(shí)例圖1是根據(jù)本發(fā)明實(shí)施例的溝槽晶體管的截面圖。

實(shí)例圖2A到實(shí)例圖2G是示出了形成根據(jù)本發(fā)明實(shí)施例的溝槽晶體管的過(guò)程的截面圖。

實(shí)例圖3是示出了本體和柵極彼此具有不同電導(dǎo)率型的狀態(tài)的能帶圖(energy?band?diagram)。

實(shí)例圖4是示出了本體和柵極具有相同電導(dǎo)率型的狀態(tài)的能帶圖。

具體實(shí)施方式

實(shí)例圖1是根據(jù)本發(fā)明實(shí)施例的溝槽晶體管的截面圖。參照實(shí)例圖1，溝槽晶體管可以包括形成于溝槽內(nèi)壁上方的柵極氧化層20，該溝槽形成于半導(dǎo)體襯底中。更特別地，該結(jié)構(gòu)包括半導(dǎo)體襯底、高密度第二電導(dǎo)率型漏極區(qū)10、低密度第二電導(dǎo)率型漏極區(qū)12a以及第一電導(dǎo)率型本體或阱14a。可以在低密度第二電導(dǎo)率型漏極區(qū)12a和第一電導(dǎo)率型本體14a上方形成溝槽。第一電導(dǎo)率型和第二電導(dǎo)率型可以是相反的。例如，第一電導(dǎo)率型為P型，而第二電導(dǎo)率型為N型，反之亦然。

根據(jù)本發(fā)明實(shí)施例，溝槽晶體管的柵極22a在半導(dǎo)體襯底的表面，也就是本體14a的表面上方突出，填充溝槽直到柵極氧化層20的上部。于此，具有與半導(dǎo)體襯底的本體14a相同的電導(dǎo)率型的柵極22a可以由多晶硅形成，該本體14a可以是第一電導(dǎo)率型。

不同于包含具有與漏極區(qū)相同的電導(dǎo)率型的柵極的晶體管，其中漏極區(qū)可以是第二電導(dǎo)率型，根據(jù)實(shí)例圖1的實(shí)施例的柵極22a具有第一電導(dǎo)率型，而漏極區(qū)具有與柵極22a相反的第二電導(dǎo)率型。另外，柵極22a可以包括形成于其突出部分上方和周圍的阻擋層30。更特別地，阻擋層30可以形成在突出的柵極22a的上部和側(cè)部上方。