[發明專利]去HARQ實現方法和裝置

無效

• 申請號: 200810214964.0
• 申請日: 2008-09-03
• 公開（公告）號: CN101667883A
• 公開（公告）日: 2010-03-10
• 發明（設計）人: 吳哲
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L1/18
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 尚志峰;吳孟秋

1.一種去HARQ實現裝置，其特征在于，包括：

去比特選擇模塊，用于分別對系統比特、第一路校驗比特和第二路校驗比特進行去比特選擇，以串行方式獲得參考系統比特、參考第一路校驗比特和參考第二路校驗比特；

第二次去速率匹配模塊，用于對所述參考系統比特、所述參考第一路校驗比特和所述參考第二路校驗比特進行第二次去速率匹配；

第一次去速率匹配模塊，用于對進行了第二次去速率匹配后的所述參考系統比特、所述參考第一路校驗比特和所述參考第二路校驗比特進行第一次打孔去速率匹配。

2.根據權利要求1所述的裝置，其特征在于，所述去比特選擇模塊進一步包括：

第一去比特選擇子模塊，用于對系統比特進行去比特選擇；

第二去比特選擇子模塊，連接至所述第一去比特選擇子模塊，用于對第一路校驗比特進行去比特選擇；

第三去比特選擇子模塊，連接至所述第二去比特選擇子模塊，用于對第二路校驗比特進行去比特選擇。

3.根據權利要求1所述的裝置，其特征在于，所述第二次去速率匹配模塊進一步包括：

打孔去速率匹配子模塊，連接至所述第一次去速率匹配模塊，用于對所述參考系統比特、所述參考第一路校驗比特和所述參考第二路校驗比特進行第二次打孔去速率匹配；

重復去速率匹配子模塊，與所述打孔去速率匹配子模塊并行連接，用于對串行后的所述參考系統比特、所述參考第一路校驗比特和所述參考第二路校驗比特進行重復去速率匹配。

4.根據權利要求3所述的裝置，其特征在于，所述裝置還包括：調用模塊，用于調用所述打孔去速率匹配子模塊或所述重復去速率匹配子模塊。

5.根據權利要求1所述的裝置，其特征在于，所述裝置還包括：保存模塊，用于保存對所述參考系統比特、所述參考第一路校驗比特和所述參考第二路校驗比特進行第二次去速率匹配后的數據。

6.根據權利要求1所述的裝置，其特征在于，所述裝置還包括：接收模塊，用于接收所述系統比特、所述第一路校驗比特和所述第二路校驗比特，并將接收的所述系統比特、所述第一路校驗比特和所述第二路校驗比特輸出至所述去比特選擇模塊。

7.一種去HARQ實現方法，其特征在于，包括：

將獲得的對系統比特、第一路校驗比特和第二路校驗比特進行去比特選擇，以串行方式獲得參考系統比特、參考第一路校驗比特和參考第二路校驗比特；

對所述參考系統比特、所述參考第一路校驗比特和所述參考第二路校驗比特進行第二次去速率匹配，獲得當前系統比特、當前第一路校驗比特和當前第二路校驗比特；

對進行了第二次去速率匹配后的所述當前系統比特、所述當前第一路校驗比特和所述當前第二路校驗比特進行第一次打孔去速率匹配。

8.根據權利要求7所述的方法，其特征在于，在所述參考系統比特、參考第一路校驗比特和參考第二路校驗比特的總數目大于所述當前系統比特、所述當前第一路校驗比特和所述當前第二路校驗比特總數目的情況下，所述第二次速率匹配為打孔去速率匹配。

9.根據權利要求7所述的方法，其特征在于，在所述參考系統比特、參考第一路校驗比特和參考第二路校驗比特的總數目小于所述當前系統比特、所述當前第一路校驗比特和所述當前第二路校驗比特總數目的情況下，所述第二次速率匹配為重復去速率匹配。