[發明專利]總線的存取方法

有效

• 申請號: 200810214695.8
• 申請日: 2008-08-29
• 公開（公告）號: CN101661446A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 李連春
• 申請（專利權）人: 智微科技股份有限公司
• 主分類號: G06F13/14
• 分類號: G06F13/14;G06F13/36
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 任永武

技術領域

本發明是關于一總線的存取方法，尤指一提前叫醒處于一省電模式的一處理器所主控的該總線的存取方法。

背景技術

在習知的領域中，一可攜式電子產品的待機時間往往決定了該電子產品的受歡迎程度。然而，在筆記本電腦中，其處理器的效能卻往往與其功率消耗成正比的關系，也就是說，該筆記本電腦無法在用高效能處理工作時卻同時維持低的功率消耗。一般，一處理器的電源狀態可以分為幾個狀態：C0、C1、C2、C3、C4、C3彈出/彈入(C3Pop-up/Pop-down)等狀態，其中當處理器處于C0狀態時，其具有最高的處理效能，當然其相對應的功率消耗也最高。C1狀態為一自動終止(Auto-halt)狀態。在C1狀態中，該處理器停止執行指令但可以維持其操作系統的高速緩存內的內容。C2狀態為一停止授權(Stop?grant)狀態。此時，該處理器不會授權使用該總線，并監看該總線以及維持該處理器的高速緩存(Cache)的一致性。此外，當該處理器從C2狀態切換至C0狀態時所需的時間會比從C1狀態切換至C0狀態的所需的時間來得長。C3狀態為一時脈停止(Stop-clock)狀態，其是由一仲裁器(Arbiter)所控制的。此時相對應于該處理器的該電腦的存儲器是不允許被存取的，同時與該處理器的高速緩存(Cache)的一致性是由該電腦的該操作系統來維持著。同時，當該處理器從C3狀態切換至C0狀態時所需的時間會比從C2和C1狀態切換至C0狀態的所需的時間來得長。C4狀態為一時脈停止狀態且該處理器的操作電壓為一較低的電壓，其是相似于C3狀態，然而當該處理器從C4狀態切換至C0狀態時所需的時間會比從C3狀態切換至C0狀態的所需的時間來得長。另一方面，C3彈出/彈入的機制亦相似于C3和C4的狀態，然其不是由該仲裁器所控制。C3彈出/彈入的機制是不斷發出一總線主控要求至該處理器以將該處理器從C3彈出/彈入狀態切換至C2狀態，接著該處理器又會從C2狀態切換回C3彈出/彈入狀態。由上述已知的該處理器電源狀態可以得知，當一電腦外設裝置欲存取該處理器所主控的該總線時，且該處理器是處于C2狀態以下(亦即C3、C4、C3彈出/彈入等狀態)的休眠模式時，該處理器必須經過一特定的延遲時間(Latency?time)后才會讓該電腦外設裝置存取該總線。然而，由于該處理器的該特定的延遲時間常會造成來自該電腦外設裝置的一指令在等待的時間內出現溢出(overrun)或短缺(underrun)的現象，因此如何維持該處理器在一較低電源狀態，同時又能快速地處理來自該電腦外設裝置的該指令已成為業界亟需解決的問題。

發明內容

因此，本發明的一目的在于提供一提前叫醒處于一省電模式的一處理器所主控的該總線的存取方法。

依據本發明一方面的一種存取一總線的方法，該存取該總線的方法包含有下列步驟：接收一指令；判斷該指令是否為一總線主控指令(Bus?Master?Command)并產生一判斷結果；依據該判斷結果發送出至少一中斷事件(Break?Event)來將處于一非監看(Non-snoop)狀態的一處理器切換至一監看狀態；以及發送出至少一總線主控要求(Bus?Master?Request)以存取該總線；其中該中斷事件在時序上是早于相對應的該總線主控要求。

附圖說明

圖1是依據本發明存取一總線的方法的一實施例時序圖。

圖2是依據本發明圖1的存取該總線的方法的一實施例流程圖。

圖3是來自一電腦外設裝置的一總線主控指令傳送至一處理器的時序圖。

具體實施方式

在說明書及后續的權利要求當中使用了某些詞匯來指稱特定的組件。所屬領域中具有通常知識者應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及后續的權利要求并不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及后續的權利要求當中所提及的“包含”是一開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或者通過其它裝置或連接手段間接地電氣連接至該第二裝置。