[發(fā)明專利]識別處理器集群的中斷的處理器選擇

有效

• 申請?zhí)枺?/td>: 200810212765.6
• 申請日: 2008-09-04
• 公開（公告）號: CN101382910A
• 公開（公告）日: 2009-03-11
• 發(fā)明（設(shè)計）人: S·D·考希克;K·K·蒂魯瓦盧爾;J·B·克羅斯蘭;S·穆特拉沙納魯;R·S·帕塔薩拉蒂;L·P·胡德
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F13/24
• 代理公司: 永新專利商標(biāo)代理有限公司
• 代理人: 王 英

技術(shù)領(lǐng)域

本發(fā)明的實施例一般涉及多個處理器中斷。

背景技術(shù)

高級可編程中斷控制器(APIC)是一種根據(jù)可編程的過程或優(yōu)先級來接 收中斷請求并提供中斷輸出的可編程中斷控制器(PIC)。本地APIC在處理 器(比如微處理器)中使用。I/O?APIC在芯片組設(shè)備(比如輸入/輸出(I/O)控制 中心(ICH))和外圍設(shè)備上使用。外圍設(shè)備的實例包括耦合到ICH的、與外 圍組件互連(PCI)標(biāo)準(zhǔn)之一或PCI?Express(PCIe)標(biāo)準(zhǔn)(比如2006年12月20 日PCI-提供的PCI基本規(guī)范2.0版)之一兼容的設(shè)備。xAPIC 是擴展的APIC，其類似于早期的APIC但是具有一些另外的特性，并且在 xAPIC體系結(jié)構(gòu)中，本地和I/O?APIC通過系統(tǒng)總線而并非通過APIC總線 來通信。進一步擴展的xAPIC包括另外的擴展和特性。

處理器封裝可以包括多于一個的內(nèi)核，每個處理器封裝可以包括多于 一個的處理器。物理模式中斷是發(fā)出中斷的設(shè)備通過物理標(biāo)識號碼為其指 定處理器的中斷，或者是向所有處理器廣播的中斷。邏輯模式中斷是發(fā)出 中斷的設(shè)備通過一個或多個邏輯標(biāo)識號碼為其指定一個或多個處理器的中 斷。APIC中斷傳送包括被引導(dǎo)中斷(單個處理器目標(biāo))、多播(多個處理器目 標(biāo))以及廣播(所有處理器)。在最低優(yōu)先級中斷中，使用一過程來選擇處于 最低處理器優(yōu)先級中的處理器來響應(yīng)該中斷。最低優(yōu)先級可以在芯片組決 定——通常以特別的方式或以處理器優(yōu)先級的過期數(shù)據(jù)進行。因為優(yōu)先級 信息常常是不可靠的，一些芯片僅選擇特定的處理器(比如通過輪詢技術(shù)) 并以廣播方式向該處理器提供中斷，這種方式中其他的處理器也接收到中 斷但不對它們作響應(yīng)。

邏輯模式在被引導(dǎo)中斷方面提供顯著地更重大的靈活性，并且是微軟 視窗和一些Linux收縮包裝的操作系統(tǒng)使用的模式。xAPIC體系結(jié)構(gòu)的邏 輯模式向操作系統(tǒng)軟件提供在初始化邏輯APIC標(biāo)識號碼(ID)過程中的靈活 性，該邏輯APIC標(biāo)識號碼是系統(tǒng)中每個處理器的唯一標(biāo)識符。(處理器還 具有物理APIC?ID)。其他的處理器以及設(shè)備或IOxAPIC使用該ID向該處 理器發(fā)送中斷。盡管在邏輯xAPIC?ID初始化過程中具有靈活性，平臺的實 際物理拓?fù)渑c如何分配ID之間并沒有聯(lián)系。盡管操作系統(tǒng)初始化提供了操 作系統(tǒng)在對處理器進行分組中的更多的靈活性，在平臺層，這使被引導(dǎo)的 邏輯模式中斷的路由過程變得復(fù)雜。通過廣播該中斷，以及假如該中斷匹 配處理器的本地APIC?ID則使該本地處理器邏輯接收該中斷，邏輯模式中 斷的路由過程得以完成。

由每個處理器檢查每個中斷導(dǎo)致性能和功耗的低效。例如，在廣播方 法下，即使處理器處于低功耗狀態(tài)，每個處理器都要檢查來了解中斷是否 被引導(dǎo)至該處理器。由于中斷出現(xiàn)相當(dāng)頻繁，這使得處理器難以持續(xù)處于 深度低功耗狀態(tài)。此外，由于將中斷發(fā)送至該中斷未被引導(dǎo)至的封裝的過 程中在互連結(jié)構(gòu)上具有的流量，性能被降低。在一種方法下，通過以處理 器啟動的順序分配邏輯ID，操作系統(tǒng)試圖讓同一封裝中的各個處理器構(gòu)成 一處理器的邏輯集群。如果依靠這種方法，它僅提供部分解決方案并且仍 然使用廣播。因此，依然存在創(chuàng)造能以有效的方式被路由至處理器的邏輯 APIC的需求。

附圖說明

本發(fā)明將通過以下給出的詳細(xì)說明和通過本發(fā)明實施例的附圖得到更 為充分的理解，然而，這些附圖不應(yīng)被用來將本發(fā)明限制于所述的特定的 實施例，而僅是出于說明和理解的目的。

圖1是根據(jù)本發(fā)明的一些實施例，表示包括多內(nèi)核處理器封裝、輸入/ 輸出中心以及設(shè)備的系統(tǒng)的框圖。

圖2是根據(jù)本發(fā)明的一些實施例，表示包括多內(nèi)核處理器封裝、輸入/ 輸出中心以及設(shè)備的系統(tǒng)的框圖。

圖3是表示在本發(fā)明的一些實施例中使用的電路板上的插槽的框圖。

圖4是表示在本發(fā)明的一些實施例中使用的物理APIC?ID寄存器的框 圖。

圖5是表示在本發(fā)明的一些實施例中使用的邏輯APIC?ID寄存器的框 圖。

圖6是表示邏輯APIC?ID創(chuàng)建邏輯的框圖。

圖7說明在本發(fā)明的一些實施例中使用的從物理APIC?ID生成邏輯 APIC?ID的過程。

圖8根據(jù)本發(fā)明的一些實施例，說明具有每個封裝四個內(nèi)核和每個內(nèi) 核兩個邏輯處理器的兩插槽系統(tǒng)的物理和邏輯APIC?ID。