[發(fā)明專利]限制電流微分干擾的裝置及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200810210080.8
• 申請(qǐng)日: 2008-08-20
• 公開（公告）號(hào): CN101425746A
• 公開（公告）日: 2009-05-06
• 發(fā)明（設(shè)計(jì)）人: 圣杰·哈佛納
• 申請(qǐng)（專利權(quán)）人: 萬國半導(dǎo)體股份有限公司
• 主分類號(hào): H02M1/08
• 分類號(hào): H02M1/08;H02M1/00
• 代理公司: 上海申匯專利代理有限公司
• 代理人: 白璧華;翁若瑩

技術(shù)領(lǐng)域

本發(fā)明涉及電力電子領(lǐng)域，主要涉及在功率開關(guān)電路中對(duì)于噪聲的控制和抑制。?

背景技術(shù)

在電子工業(yè)中，功率開關(guān)電路的使用越來越普遍。應(yīng)用的例子有開關(guān)電源、直流—直流電壓變換器和直流—交流電壓變換器等。?

在此類功率開關(guān)電路的運(yùn)作中，一種常見的意外情形是，當(dāng)例如MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)這樣的功率開關(guān)器件關(guān)斷時(shí)，抵觸了非箝制或部分箝制的感性負(fù)載。在關(guān)斷的過程中，由于MOSFET器件的柵極驅(qū)動(dòng)，用di/dt(電流微分)表示的高速率的負(fù)載電流變化經(jīng)常受到這些感性負(fù)載的影響。這通常會(huì)引致與之相關(guān)聯(lián)的電壓的超調(diào)和振蕩，儲(chǔ)存在非箝制電路中的電感能量的泄漏與寄生電路電容產(chǎn)生電感共振，直至其漸漸平息。過多的振蕩會(huì)造成能量的損失，電壓超調(diào)帶來的過多的峰值電壓會(huì)造成功率MOSFET器件的雪崩擊穿，有造成永久性器件損壞的風(fēng)險(xiǎn)。另外，電壓的超調(diào)和振蕩也會(huì)導(dǎo)致高等級(jí)的導(dǎo)通，以及/或者導(dǎo)致EMI/RFI(electromagnetic?interference/radio?frequency?interference，電磁干擾/射頻干擾)輻射造成對(duì)附近其它感應(yīng)電子系統(tǒng)運(yùn)行的干擾。?

對(duì)于電壓超調(diào)和振蕩的現(xiàn)象已經(jīng)進(jìn)行了一定數(shù)量的研究，目的是將其不利影響減到最小。得出的解決方法包括添加貫穿MOSFET的減振器，減小柵極關(guān)斷電流從而減緩關(guān)斷速度等等。這樣的解決方法通常不是需要許多附加元件就是效果不佳。因此，存在需求要求能夠有效減小由高速率負(fù)載電流變化di/dt所導(dǎo)致的相關(guān)電壓的超調(diào)和振蕩。?

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種電路，用于限制由主開關(guān)FET(場(chǎng)效應(yīng)晶體管)在其非箝制或部分非箝制的電感關(guān)斷時(shí)所導(dǎo)致的di/dt。在運(yùn)用中，主開關(guān)FET連接帶有接地端GND的外部電感開關(guān)電路(inductive?switching?circuit/ISC)、電源電壓VIN以及內(nèi)部至少帶有一個(gè)電感元件的電感網(wǎng)絡(luò)。用于限制di/dt的電路包括：通過源極串聯(lián)主開關(guān)FET的輔助電感，在運(yùn)行過程中，可以感應(yīng)到與di/dt成比例的輔助電感電壓感穿過所述的輔助電感；還包括與主開關(guān)FET并聯(lián)的輔助FET，輔助FET的柵極連接輔助電感的一端，從而使柵極電壓與輔助電感電壓相等。當(dāng)di/dt具有超過預(yù)先設(shè)定的最大減小率(di/dt)_MAX的趨勢(shì)時(shí)，輔助FET自動(dòng)產(chǎn)生輔助電流分量以抵消di/dt的進(jìn)一步減小，從而將di/dt的最大值限制為(di/dt)_MAX。?

當(dāng)其中的主開關(guān)FET和輔助FET都是N溝道FET時(shí)，電路的連接設(shè)置為：電源電壓VIN連接電感網(wǎng)絡(luò)，輔助電感的一端和輔助FET的柵極都連接到接地端GND，主開關(guān)FET和輔助FET的漏極都連接電感網(wǎng)絡(luò)。?

當(dāng)其中的主開關(guān)FET和輔助FET都是P溝道FET時(shí)，電路的連接設(shè)置為：輔助電感的一端和輔助FET的柵極都連接到電源電壓VIN，主開關(guān)FET和輔助FET的漏極都連接電感網(wǎng)絡(luò)，電感網(wǎng)絡(luò)另一端連接接地端GND。?

在運(yùn)用中，ISC(電感開關(guān)電路)還包括高壓側(cè)的FET，電路的連接設(shè)置為：主開關(guān)FET作為低壓側(cè)的FET與高壓側(cè)FET同步作用來開關(guān)電感網(wǎng)絡(luò)，電源電壓VIN連接高壓側(cè)FET，輔助電感和輔助FET的柵極都連接接地端GND。?

本發(fā)明提供一種裝置(device)，用于限制由開關(guān)FET(場(chǎng)效應(yīng)晶體管)在其非箝制或部分箝制的電感關(guān)斷時(shí)所導(dǎo)致的di/dt。用于限制di/dt的裝置包括：主開關(guān)FET；與主開關(guān)FET的源極串聯(lián)的輔助電感，在運(yùn)行過程中，可以感應(yīng)到與di/dt成比例的輔助電感電壓穿過所述的輔助電感；還包括與主開關(guān)FET并聯(lián)的輔助FET，輔助FET的柵極連接輔助電感的一端，從而使柵極電壓與輔助電感電壓相等。當(dāng)di/dt具有超過預(yù)先設(shè)定的最大減小率(di/dt)_MAX的趨勢(shì)時(shí)，輔助FET自動(dòng)產(chǎn)生輔助電流分量以抵消di/dt的進(jìn)一步減小，從而將di/dt的最大值限制為(di/dt)_MAX。因此，當(dāng)關(guān)斷一個(gè)非箝制或部分非箝制的感性負(fù)載時(shí)，這個(gè)限制di/dt的裝置可以防止在非箝制或部分非箝制的感性負(fù)載中產(chǎn)生相關(guān)電壓的過多超調(diào)及振蕩。

在一種實(shí)施例中，主開關(guān)FET和輔助FET構(gòu)建于互相分離的芯片上，并一同封裝在同一引線框架之上。?

在另一種實(shí)施例中，主開關(guān)FET和輔助FET構(gòu)建于同一芯片之上，并共用一個(gè)公共源極和一個(gè)公共漏極，從而使限制di/dt裝置成為雙柵極FET。?