[發明專利]Turbo乘積碼優化編譯碼算法的FPGA實現方法

有效

• 申請號: 200810207929.6
• 申請日: 2008-12-26
• 公開（公告）號: CN101483443A
• 公開（公告）日: 2009-07-15
• 發明（設計）人: 牛韜;李裕;丁勇飛;沈凱虹;石吉利;徐丁海
• 申請（專利權）人: 中國航空無線電電子研究所
• 主分類號: H03M13/47
• 分類號: H03M13/47;G06F17/50;H04L1/00
• 代理公司: 上海金盛協力知識產權代理有限公司
• 代理人: 杜林雪

1.一種Turbo乘積碼優化編譯碼算法的FPGA實現方法，其特征在于包括 以下步驟：

1)編碼，待編碼數據傳輸至隨機存取內存中，編碼器從隨機存取內存 中逐行或逐列讀入，并采用Turbo乘積碼進行行或列編碼，所有行或列編 碼完畢后再逐列或逐行進行編碼，將編碼后的數據寫入輸出Ram中，當輸 出Ram滿時，先輸出幀頭，然后讀出輸出Ram中的整塊數據，數據輸出完 畢直到下一塊數據輸出前的時鐘空隙，以0或1或其他冗余信息補足；并 根據碼率需要，對信息位進行縮短；

2)組幀，對編碼后輸出的數據進行組幀并發送；

3)譯碼，對接收到的數據進行解幀和譯碼；

所述步驟3)譯碼包括以下步驟：

31)檢測幀頭，檢測到幀頭之后開始讀入一塊長度的數據；

32)對讀入的數據進行譯碼，譯碼采用基于伴隨式的SISO譯碼算法； 所述步驟32)具體為，先計算伴隨式，如果伴隨式為0則認為傳輸沒有錯 誤，直接輸出結果，否則進行迭代譯碼，譯碼過程如下： [R(m)]＝[W(m)]*α(m)+[R]，式中W(m)是上次迭代的輸出信息，R是接收到的 輸入軟信息，α(m)是量化參數，R(m)是本次迭代的輸入信息，R(m)與β(m) 經過譯碼器處理后最終輸出本次迭代的輸出信息W(m+1)，β(m)是量化參 數，迭代次數為4次到6次。

2.根據權利要求1所述的Turbo乘積碼優化編譯碼算法的FPGA實現 方法，其特征在于：所述步驟1)中，隨機存取內存為Ram1和Ram2，具體 步驟如下：

待編碼數據傳輸開始后，1個信息塊長度的數據寫入Ram1后，開始寫 入Ram2并且同時編碼器開始工作，編碼器從Ram1中逐行或列讀入進行行 或列編碼，寫入輸出Ram；所有行或列編碼完畢后再逐列或行進行編碼，寫 入輸出Ram，在Ram1讀完后，等1個信息塊長度的數據寫入Ram2后，在 Ram2中重復Ram1同樣的操作，Ram1和Ram2反復切換，當輸出Ram滿時， 先輸出幀頭，然后讀出Ram中的整塊數據。

3.根據權利要求1或2所述的Turbo乘積碼優化編譯碼算法的FPGA 實現方法，其特征在于：所述步驟1)中，編碼端實現的碼型包括擴展漢明 碼(8，4)，(16，11)，(32，26)，(64，57)，(128，120)和擴展BCH碼(16，6)， (32，21)，(64，51)，(128，113)共9種基本碼型。

4.根據權利要求3所述的Turbo乘積碼優化編譯碼算法的FP6A實現 方法，其特征在于：對信息位進行縮短的方式為按行縮短、按列縮短或按 行列信息位縮短，縮短的碼型為以下碼型中的一個：

(32，26)x(30，24)或(30，24)x(32，26)；

(32，21)x(31，20)或(31，20)x(32，26)；

(30，24)x(32，21)或(32，21)x(30，24)；

(30，24)x(32，21)或(32，21)x(30，24)；

(64，57)x(63，56)或(63，56)x(64，57)；

(64，51)x(61，48)或(61，48)x(64，51)；

(61，48)x(63，56)或(63，56)x(61，48)；

(61，48)x(64，57)或(64，57)x(61，48)；

(64，51)x(63，56)或(63，56)x(64，51)；

(128，120)x(127，112)或(127，112)x(128，120)；

(128，113)x(127，112)或(127，112)x(128，113)。

5.根據權利要求4所述的Turbo乘積碼優化編譯碼算法的FPGA實現 方法，其特征在于：所述步驟2)組幀中，使用32位或64位的CAZAC序列 作為幀頭。

6.根據權利要求5所述的Turbo乘積碼優化編譯碼算法的FPGA實現 方法，其特征在于：對于幀之間的空白地帶，循環填充固定序列，序列構 成為0、1均勻分布的3至10位的較短序列。