[發(fā)明專(zhuān)利]高速可編程分頻器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810207852.2
• 申請(qǐng)日: 2008-12-26
• 公開(kāi)（公告）號(hào): CN101764606A
• 公開(kāi)（公告）日: 2010-06-30
• 發(fā)明（設(shè)計(jì)）人: 王峰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 浩凱微電子(上海)有限公司
• 主分類(lèi)號(hào): H03K23/58
• 分類(lèi)號(hào): H03K23/58;H03L7/183
• 代理公司: 北京中博世達(dá)專(zhuān)利商標(biāo)代理有限公司 11274
• 代理人: 申健

1.一種高速可編程分頻器，其特征在于：該分頻器包括：

四個(gè)與非門(mén)，每個(gè)與非門(mén)各設(shè)有一個(gè)輸出端和多個(gè)輸入端，第一與非門(mén)的輸出端、第二與非門(mén)的輸出端以及第三與非門(mén)的輸出端分別連接到第四與非門(mén)的輸入端，第一與非門(mén)、第二與非門(mén)及第三與非門(mén)還分別設(shè)有一個(gè)控制輸入端；

多級(jí)鎖存器組合，每級(jí)鎖存器組合由一個(gè)時(shí)鐘高開(kāi)通鎖存器和一個(gè)時(shí)鐘低開(kāi)通鎖存器組成，所述分頻器中的各相鄰鎖存器的連接為異時(shí)鐘開(kāi)通鎖存器相連接，即高開(kāi)通鎖存器的輸出端連接低開(kāi)通鎖存器的輸入端，低開(kāi)通鎖存器的輸出端連接高開(kāi)通鎖存器的輸入端；其中

第一級(jí)時(shí)鐘低開(kāi)通鎖存器的輸出端連接到第一與非門(mén)的一個(gè)輸入端，另一輸出端連接到第一級(jí)時(shí)鐘高開(kāi)通鎖存器的一個(gè)輸入端，第一級(jí)時(shí)鐘高開(kāi)通鎖存器的另一個(gè)輸出端連接到第二與非門(mén)的一個(gè)輸入端；

第二級(jí)時(shí)鐘高開(kāi)通鎖存器的輸出端連接到第一級(jí)時(shí)鐘低開(kāi)通鎖存器的輸入端，其另一輸出端連接到第三與非門(mén)的一個(gè)輸入端，第二級(jí)時(shí)鐘高開(kāi)通鎖存器的輸入端連接第二級(jí)時(shí)鐘低開(kāi)通鎖存器的輸出端，第一級(jí)時(shí)鐘高開(kāi)通鎖存器的另一個(gè)輸出端連接第二級(jí)時(shí)鐘低開(kāi)通鎖存器的輸入端；

第n級(jí)時(shí)鐘高開(kāi)通或低開(kāi)通鎖存器的輸出端連接到第n-1級(jí)異時(shí)鐘開(kāi)通鎖存器的輸入端，第n級(jí)時(shí)鐘高開(kāi)通或低開(kāi)通鎖存器的輸入端連接到第n級(jí)時(shí)鐘異時(shí)鐘開(kāi)通鎖存器的輸入端，第n-1級(jí)高開(kāi)通或低開(kāi)通鎖存器的輸出端連接到第n級(jí)異時(shí)鐘開(kāi)通鎖存器的輸入端，其中n≥2。

2.根據(jù)權(quán)利要求1所述的高速可編程分頻器，其特征在于：第一級(jí)時(shí)鐘高開(kāi)通鎖存器輸出時(shí)，第一與非門(mén)的控制輸入端預(yù)置0，第二與非門(mén)的控制輸入端預(yù)置為1，第三與非門(mén)的控制輸入端預(yù)置為0；第一級(jí)時(shí)鐘低開(kāi)通鎖存器輸出時(shí)，第一與非門(mén)的控制輸入端預(yù)置為1，第二與非門(mén)的控制輸入端預(yù)置為0，第三與非門(mén)的控制輸入端預(yù)置為0；第一級(jí)時(shí)鐘高開(kāi)通鎖存器和第一級(jí)時(shí)鐘低開(kāi)通鎖存器同時(shí)輸出時(shí)，第一與非門(mén)的控制輸入端預(yù)置為1，第二與非門(mén)的控制輸入端預(yù)置為1，第三與非門(mén)的控制輸入端預(yù)置為0；第一級(jí)時(shí)鐘低開(kāi)通鎖存器和第二級(jí)時(shí)鐘高開(kāi)通鎖存器同時(shí)輸出時(shí)，第一與非門(mén)的控制輸入端預(yù)置為1，第二與非門(mén)的控制輸入端預(yù)置為0，第三與非門(mén)的控制輸入端預(yù)置為1。

3.根據(jù)權(quán)利要求1所述的高速可編程分頻器，其特征在于：第1、2...n級(jí)鎖存器組合相連接構(gòu)成一個(gè)環(huán)路時(shí)，分頻器的輸出是n分頻，n≥2。

4.根據(jù)權(quán)利要求3所述的高速可編程分頻器，其特征在于：所述分頻器通過(guò)控制鎖存器組合構(gòu)成環(huán)路的大小，控制分頻范圍。

5.根據(jù)權(quán)利要求4所述的高速可編程分頻器，其特征在于：每個(gè)鎖存器均具有輸入端關(guān)閉時(shí)預(yù)置其初始值為0或1的功能。

6.根據(jù)權(quán)利要求5所述的高速可編程分頻器，其特征在于：占空比和輸出位相調(diào)節(jié)都由環(huán)路中鎖存器預(yù)置的初始值來(lái)控制，調(diào)節(jié)精度為0.5個(gè)輸入時(shí)鐘周期。

7.根據(jù)權(quán)利要求6所述的高速可編程分頻器，其特征在于：輸出位相調(diào)節(jié)范圍是0、0.5、1、...、(N-0.5)共2N個(gè)數(shù)值，其中N≥2。

8.根據(jù)權(quán)利要求6所述的高速可編程分頻器，其特征在于：占空比是1/N、1.5/N、2/N、...、(N-1)/N共2N-3個(gè)數(shù)值，其中N≥2。

9.根據(jù)權(quán)利要求6所述的高速可編程分頻器，其特征在于：鎖存器預(yù)置的初始值由位相控制信號(hào)與占空比控制信號(hào)經(jīng)編碼后控制。