[發明專利]環形振蕩電路

無效

• 申請號: 200810202895.1
• 申請日: 2008-11-18
• 公開（公告）號: CN101409541A
• 公開（公告）日: 2009-04-15
• 發明（設計）人: 羅鵬;莊宇
• 申請（專利權）人: 上海貝嶺矽創微電子有限公司
• 主分類號: H03K3/03
• 分類號: H03K3/03;H03K3/011
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 屈 蘅

技術領域

本發明涉及一種環形振蕩電路，且特別涉及一種低功耗高精度且振蕩頻率不隨電源電壓變化有關的環形振蕩電路。

背景技術

眾所周知，在集成電路中經常用到RC環形振蕩電路結構產生周期性脈沖，該結構由奇數個反相器首尾相連形成一個環。

圖1所示為環形振蕩電路的基本形式。

5個反相器INV1～INV5首尾相連，形成一個環。VDD為該環形振蕩電路的電源電壓。

由于電路沒有穩定的工作點，因此形成振蕩。反相器的傳輸延時為t_p，輸出由低到高的傳輸延遲為t_pLH，輸出由高到低的傳輸延遲為t_pHL，上升時間為t_r，下降時間為t_f。振蕩成立的條件是2Nt_p＞＞t_r+t_f，若此條件不能滿足，前一波形將與緊接著的后一波形相重疊，最終衰減振蕩。

振蕩周期由信號穿過整個環路的傳輸延時決定，振蕩周期為T＝2×t_p×N，其中N為環路內反相器的個數。反相器的傳輸延時t_p可以表示為：

t_p≈1/2×(t_pLH+t_pHL)＝C_L/V_DD×(1/k_p+1/k_n)；????(式1)

其中

t_pLH≈C_L/(k_pV_DD)；

t_pLH≈C_L/(k_nV_DD)；

k_n＝μ_nC_oxW_n/L_n；

k_p＝μ_pC_oxW_p/L_p；

V_DD為電源電壓，μ_n、μ_p為載流子遷移率，C_ox為柵氧電容，W_n/L_n為反相器的NMOS寬長比，W_p/L_p為反相器的PMOS寬長比，C_L為反相器的負載電容，包括反相器本身的寄生電容，連線電容和扇出負載電容。

振蕩頻率可以通過改變反相器的個數和反相器延遲時間的大小來控制。從式1可知，調節C_L、V_DD、k_n和k_p都可以改變延遲時間，因此，要振蕩器的振蕩頻率不隨電源電壓VDD變化的，這種結構是無法達到的。

圖2所示為先前技術中利用電源穩壓模塊實現振蕩頻率不隨電源電壓變化的振蕩器。要實現振蕩器的振蕩頻率不隨電源電壓VDD變化，簡單的方法是增加電源穩壓模塊201。電源穩壓模塊201連接至電源電壓VDD，電源穩壓模塊201內部包括穩壓電路。電源穩壓模塊201輸出穩壓電源V_IN驅動圖1所示的振蕩器結構。

然而，由于增加電源穩壓模塊，雖然達到了振蕩頻率不隨電源電壓VDD變化的目的，但帶來多余的功耗，因此，此種結構不適合應用于低功耗要求較高的產品。

發明內容

本發明提出一種環形振蕩電路，具有高精度，低功耗，而且振蕩頻率不隨電源電壓VDD變化的特點。

為了達到上述目的，本發明提出一種環形振蕩電路，包括奇數個反相器、電容和第一電容放電電路。奇數個反相器串聯，上述這些反相器均耦接電源電壓。電容的第一端耦接上述這些反相器的首尾，第二端接地。第一電容放電電路耦接上述電容的上述第一端，用以控制上述電容的放電時間。

可選的，其中上述第一電容放電電路包括耗盡型MOS管。

可選的，其中上述耗盡型MOS管為耗盡型PMOS管或者耗盡型NMOS管。

可選的，其中上述第一電容放電電路還包括正溫度系數的電阻，其一端耦合上述耗盡型MOS管，另一端接地，用于控制上述電容的放電電流的穩定。

可選的，環形振蕩電路還包括第二電容放電電路，其耦接上述電容和接地端。

可選的，其中第二電容放電電路包括耗盡型MOS管。