[發明專利]填充空隙溝槽和形成半導體器件的方法

無效

• 申請號: 200810202833.0
• 申請日: 2008-11-17
• 公開（公告）號: CN101740471A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 郭佳衢
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/31
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及半導體技術領域，特別涉及填充空隙溝槽和形成半導體器件的方法。

背景技術

目前，由于集成電路的制造方向超ULSI方向發展，因此內部的電路密度愈來愈高，隨著芯片中所含組件的數量的不斷增加，組件之間的間隔也隨集成度的提高而不斷地縮小。

在IC制造中，通常采用絕緣介質層對不同導電層進行橫向和縱向隔離，一般稱之為金屬間介電層(inter-metal?dielectric，IMD)，其中摻雜硅酸鹽玻璃是較常使用的介電材料。但是當半導體制造進入深亞微米線寬尺寸領域后，對填充具有高寬比(high?aspect?ratio)的溝槽的能力(gap?fill)的要求也更加嚴格。

現有技術公開了一種集成電路制造中的空隙溝槽填充技術，通過多步淀積/退火工藝，用摻雜硅酸鹽玻璃實現狹窄空間的改進空隙溝槽填充。摻雜硅酸鹽玻璃在足夠高的溫度部分淀積以引起回流。然后退火部分淀積的摻雜硅酸鹽玻璃引起進一步的回流并且填充狹窄空間，減少空間的縱橫比。部分淀積和退火重復多次直到摻雜硅酸鹽玻璃達到需要的厚度。

在申請號為98809638.2的中國專利申請中還可以發現更多與上述技術方案相關的信息。

但是，隨著先進IC設計中尺寸連續變小，摻雜硅酸鹽玻璃需要填充更高縱橫比、更窄的結構。由于摻雜硅酸鹽玻璃摻雜濃度的固有上限，為了滿足先進IC設計的需要，則要求更高溫度和更長時間的退火，這樣的退火一般超出了允許的熱預算，采用上述現有技術無法進行加工。

現有技術還公開了一種集成電路制造中的空隙溝槽填充技術，下面參照附圖1至圖2加以詳細說明。首先參照圖1，提供半導體襯底11，所述半導體襯底11中形成有MOS晶體管(圖1中圖示有兩個MOS晶體管)，具體包括：位于半導體襯底11內的隔離結構12，所述半導體襯底11上還形成有由柵介質層、柵極層組成的柵極結構(未標記)、位于柵極結構兩側的半導體襯底11內的源/漏極(未標記)、覆蓋于柵極結構上的側墻13。在實際工藝中，為了防止串擾，相鄰的MOS晶體管之間通過隔離結構進行隔離，因而在相鄰兩個MOS晶體管的側墻13之間存在空隙溝槽14，隨著MOS晶體管器件的溝道長度以及隔離結構12的尺寸縮小，相應地，空隙溝槽14也越來越小。

參照圖2，在形成側墻13之后，需要在側墻13上形成金屬間介電層15，以對下層的MOS晶體管和上層的互連進行隔離。所述金屬間介電層15可以為氧化硅、氮化硅、氮氧化硅、摻雜的硅酸鹽玻璃、低介電常數介電材料，比如摻碳氧化硅等。一般情況下，常用摻雜的硅酸鹽玻璃，比如摻磷硅酸鹽玻璃(PSG)、摻硼硅酸鹽玻璃(BSG)、或者摻硼磷硅酸鹽玻璃(BPSG)。

在形成金屬間介電層15過程中，由于相鄰兩個MOS晶體管的空隙溝槽壁之間的空隙溝槽15的存在，沉積的金屬間介電層15的表面也是不平整的，相應地在原來空隙溝槽14處存在凹口。但是如上所述，隨著空隙溝槽14尺寸的縮小，采用金屬間介電層15在填充的時候，沉積的材料會堆積在側墻13的上拐角處，阻擋后續沉積的材料進入空隙溝槽14，如圖2中所示，隨著金屬間介電層15的繼續沉積，會在空隙溝槽14內形成空洞，具體請參照圖3所示。

如圖3給出采用上述技術形成金屬間介電層15之后的半導體器件的透射電子顯微(TEM)結果，黑色橢圓框內為相鄰MOS晶體管之間的空隙溝槽，可以看出，在黑色橢圓框內出現空洞。該空洞的存在會造成后續在形成接觸孔過程中蝕刻工藝的不穩定，影響形成的半導體器件的良率。

發明內容

本發明解決的問題是提供一種填充空隙溝槽的方法和形成半導體器件的方法，防止由于空隙溝槽開口過小影響后續填充工藝從而在空隙溝槽內形成空洞。

為解決上述問題，本發明提供了一種填充空隙溝槽的方法，包括：提供半導體襯底，所述半導體襯底上形成有第一材料層，所述第一材料層表面包括非空隙溝槽表面和位于非空隙溝槽表面間的空隙溝槽，所述空隙溝槽具有第一開口；去除空隙溝槽側壁與非空隙溝槽表面之間的拐角處的部分第一材料層，使空隙溝槽形成第二開口，所述第二開口大于第一開口；在第一材料層上形成第二材料層并填充空隙溝槽。

所述去除部分第一材料層的刻蝕氣體包括NH₃和NF₃，所述NH₃和NF₃的流量比為4至6。

所述NH₃的流量范圍為10至20sccm所述NF₃的流量范圍為50至100sccm。