[發(fā)明專利]控制源/漏結(jié)電容的方法和PMOS晶體管的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200810201780.0
• 申請(qǐng)日: 2008-10-24
• 公開(kāi)（公告）號(hào): CN101728263A
• 公開(kāi)（公告）日: 2010-06-09
• 發(fā)明（設(shè)計(jì)）人: 施雪捷
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司
• 主分類號(hào): H01L21/335
• 分類號(hào): H01L21/335;H01L21/336;H01L21/265
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 吳靖靚;李麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體工藝，特別是涉及一種控制源/漏結(jié)電容的方法和PMOS晶體管的形成方法。

背景技術(shù)

在當(dāng)今超大規(guī)模集成電路(VLSI)技術(shù)中，工作速度和功耗是衡量系統(tǒng)性能的兩大關(guān)鍵參數(shù)。特別是對(duì)于便攜式電子設(shè)備來(lái)說(shuō)，為了省電，系統(tǒng)功耗要求越低越好。一種提高系統(tǒng)工作速度同時(shí)又降低系統(tǒng)功耗的方法是減少芯片的各晶體管的輸出負(fù)載。

以金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)為例，在晶體管的形成工藝中，由于源/漏(S/D)注入和阱/閾值電壓(well/threshold)注入會(huì)在晶體管的源/漏區(qū)域形成結(jié)(junction)，由此形成了寄生負(fù)載電容(即結(jié)電容)，例如，在圖1所示的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器的輸出端OUT即形成有結(jié)電容Cj0。

晶體管的源/漏結(jié)電容直接影響了系統(tǒng)的工作速度和功耗，減小源/漏結(jié)電容可以提高工作速度并且降低功耗。進(jìn)一步，隨著源/漏結(jié)電容的減小，結(jié)漏電流也隨之減小，進(jìn)而使得功耗進(jìn)一步地降低。

目前，在集成電路的制造工藝中，對(duì)于晶體管的源/漏結(jié)電容都有嚴(yán)格的要求，因此，需要使用有效的方法來(lái)減小晶體管的源/漏結(jié)電容，以將源/漏結(jié)電容控制在要求的范圍內(nèi)。

在申請(qǐng)?zhí)枮?3136988.X、200610004329.0、200610116470.X等中國(guó)發(fā)明專利申請(qǐng)中可以找到一些與減小源/漏結(jié)電容有關(guān)的方法。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是，提供一種控制源/漏結(jié)電容的方法和PMOS晶體管的形成方法，以減小晶體管的源/漏結(jié)電容。

為解決上述問(wèn)題，本發(fā)明實(shí)施方式提供一種控制源/漏結(jié)電容的方法，包括進(jìn)行第一離子注入形成源/漏擴(kuò)展區(qū)和進(jìn)行暈環(huán)注入，所述暈環(huán)注入的區(qū)域包圍所述源/漏擴(kuò)展區(qū)，通過(guò)調(diào)節(jié)所述暈環(huán)注入的離子、能量和劑量控制所述晶體管的源/漏結(jié)電容。

可選的，所述晶體管的源/漏結(jié)電容根據(jù)下述關(guān)系控制：在所述暈環(huán)注入的離子確定的情況下，所述源/漏結(jié)電容隨注入的能量和劑量的增大而減小。

可選的，所述暈環(huán)注入的離子為磷離子，注入的能量范圍為20至26KeV、劑量范圍為2.5E13至5E13/cm²。

可選的，所述暈環(huán)注入的角度范圍為20至30度。

可選的，在暈環(huán)注入后，還包括進(jìn)行第二離子注入形成源/漏極。

可選的，所述第二離子為硼離子，所述第二離子注入的能量為5KeV、劑量范圍為6E13至7E13/cm²。

可選的，所述第二離子為硼離子，所述第二離子注入的能量范圍為6至7KeV、劑量范圍為3E13至5E13/cm²。

為解決上述問(wèn)題，本發(fā)明實(shí)施方式還提供一種PMOS晶體管的形成方法，包括下述步驟：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括待形成的PMOS晶體管的溝道區(qū)；

在所述溝道區(qū)內(nèi)進(jìn)行閾值電壓注入調(diào)整PMOS晶體管的閾值電壓；

在半導(dǎo)體襯底上形成PMOS晶體管的柵極結(jié)構(gòu)；

進(jìn)行第一離子注入形成源/漏擴(kuò)展區(qū)和進(jìn)行暈環(huán)注入，所述暈環(huán)注入的區(qū)域包圍所述源/漏擴(kuò)展區(qū)，通過(guò)調(diào)節(jié)所述暈環(huán)注入的離子、能量和劑量控制所述PMOS晶體管的源/漏結(jié)電容；

在所述柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻；

進(jìn)行第二離子注入形成PMOS晶體管的源/漏極。

上述技術(shù)方案通過(guò)調(diào)節(jié)暈環(huán)注入的離子、能量和劑量可以產(chǎn)生雜質(zhì)補(bǔ)償效應(yīng)，并利用雜質(zhì)補(bǔ)償效應(yīng)來(lái)優(yōu)化晶體管的源/漏結(jié)電容，以將結(jié)電容控制在預(yù)定要求的范圍內(nèi)。

附圖說(shuō)明

圖1是在CMOS反相器的輸出端形成有結(jié)電容的電路示意圖；

圖2是在暈環(huán)注入的離子為磷離子時(shí)，PMOS晶體管的源/漏結(jié)電容隨暈環(huán)注入的能量和劑量變化的趨勢(shì)圖；

圖3是在暈環(huán)注入的離子為砷離子時(shí)，PMOS晶體管的源/漏結(jié)電容隨暈環(huán)注入的能量和劑量變化的趨勢(shì)圖；

圖4是暈環(huán)注入的離子為磷離子時(shí)所得到的雜質(zhì)濃度的變化趨勢(shì)圖；

圖5是暈環(huán)注入的離子為砷離子時(shí)所得到的雜質(zhì)濃度的變化趨勢(shì)圖；

圖6是本發(fā)明實(shí)施方式的控制源/漏結(jié)電容的方法的流程圖；

圖7是本發(fā)明實(shí)施方式的PMOS晶體管的形成方法的流程圖；

圖8至14是本發(fā)明實(shí)施方式的PMOS晶體管的形成方法的結(jié)構(gòu)示意圖。

具體實(shí)施方式