[發明專利]基于計算型存儲器的加速裝置

無效

• 申請號: 200810197622.2
• 申請日: 2008-11-13
• 公開（公告）號: CN101409103A
• 公開（公告）日: 2009-04-15
• 發明（設計）人: 戴葵;王志英;龔銳;黃立波;郭建軍;吳丹;鄒雪城;石偉;鄒望輝
• 申請（專利權）人: 戴葵
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 武漢開元專利代理有限責任公司
• 代理人: 潘 杰

技術領域

本發明屬于一種用于數據處理的加速裝置，特別是一種基于計算型存儲器的加速裝置。

背景技術

過去幾十年內處理器性能一直按照摩爾定律以每18個月翻一番的驚人速度提升，這都得益于集成電路制造工藝和體系結構技術的巨大進步。不過人們也逐漸開始意識到有越來越多的因素阻礙著處理器性能的進一步提升。目前，在半導體行業之中，芯片運算速度與存儲部件訪問速率的差距正在不斷拉大，由此產生的“存儲墻”問題成為馮·諾伊曼體系結構的性能瓶頸之一。隨著半導體工藝的不斷進步，處理器與存儲器已經可以集成在同一芯片內部，該技術的出現會對傳統馮·諾伊曼體系結構中的“存儲墻”問題帶來影響。將處理器集成于存儲器中，可以實現具有數據處理能力的存儲芯片，即計算型存儲器。計算型存儲器采用目前工業界標準的存儲器時序協議，具備數據存儲功能，同時擁有計算能力，能夠對存儲芯片內部的數據進行加速處理，克服“存儲墻”問題，特別適用于加速以媒體處理為代表的數據密集型應用。

傳統的數據處理系統中，使用由多個存儲器組成的存儲模塊作為內部存儲器，即內存。一個內存模塊上的多個存儲器之間不需要進行通信，并且采用并行的方式組織存儲器，每次讀寫時對所有的存儲器都進行操作，讀出多個低位寬數據后，拼接成高位寬數據輸出。在基于計算型存儲器構建加速器時，不能簡單采用這樣的整體結構。首先，一個加速器內的多個計算型存儲器之間需要進行通信，以便對任務進行協同處理。其次，如果多個計算型存儲器采用并行的方式進行組織，將導致單個計算型存儲器內的數據處理單元可見的存儲空間地址不連續，影響程序的分派與執行。因此，基于計算型存儲器的加速器需要采用特殊的結構，提供多個計算型存儲器之間的高效通信，保證計算型存儲器內部數據處理單元可見的存儲空間地址連續，并且使得該加速器能夠有效的集成到現有數據處理系統中。

發明內容

本發明的目的是克服傳統數據處理系統的數據處理能力受限于“存儲墻”的不足，利用計算型存儲器同時具有數據存儲功能和計算功能的特點，提出一種能夠有效地快速集成到現有數據處理系統中，從而有效地提高現有數據處理系統的數據處理能力的基于計算型存儲器的加速裝置。

為了實現上述目的，本發明由加速器接口、計算型存儲器、通信網絡和譯碼芯片構成，其特點是：加速器接口與計算型存儲器和譯碼芯片連接，計算型存儲器由至少兩個計算型存儲器芯片構成，多個計算型存儲器之間采用串行方式組織成為計算型存儲器陣列，多個計算型存儲器之間通過通信網絡互相連接。其中：

加速器接口負責處理外部發送的各種命令和請求，并轉換為相應的計算型存儲器的訪存時序，傳送給計算型存儲器；計算型存儲器負責數據和程序的存儲，通過計算型存儲器內部的數據處理單元執行所存儲的程序，實現對數據的處理，起到加速數據處理系統各種應用的效果；通信網絡實現各個計算型存儲器之間的通信，在不同的計算型存儲器執行數據處理時進行有效的協同；譯碼芯片接受加速器接口的信號，產生相應的選擇信號，使得讀寫操作只針對一個計算型存儲器進行。

所述加速器接口與系統的接口可以采用雙列直插內存模塊(DIMM)、小型雙列直插內存模塊(SO-DIMM)、全緩沖雙列直插內存模塊(FB-DIMM)、通用串行總線(USB)、外設部件連接接口(PCI)或快速外設部件連接接口(PCI-E)，但不僅限于上述規范。

所述加速器接口的數據位寬與計算型存儲器數據位寬相同。

所述通信網絡的結構可以采用一維線性、一維環狀、二維線性、二維環狀等，但不僅限于上述互聯結構。

所述譯碼芯片產生與所述加速裝置內部計算型存儲器數目相同的選擇信號。

本發明的特點在于高效地實現了計算型存儲器之間的通信，保證了計算型存儲器內部數據處理單元可見的存儲空間地址連續，每次讀寫操作只針對一個計算型存儲器進行，有效降低了系統功耗，并且可以通過通用的加速器接口將該裝置有效地集成到現有的數據處理系統中，加速對數據的處理，起到顯著提高整個數據處理系統性能的效果。

附圖說明

圖1是本發明的架構示意圖。

圖2是傳統內存結構和本加速器結構對比。

具體實施方式

下面結合實施例和附圖對本發明做進一步說明。