[發(fā)明專利]對非控制流指令減少分支檢驗

無效

• 申請?zhí)枺?/td>: 200810190998.0
• 申請日: 2008-12-25
• 公開（公告）號: CN101763249A
• 公開（公告）日: 2010-06-30
• 發(fā)明（設計）人: 王凱峰;孫紅霞;吳永強
• 申請（專利權）人: 世意法(北京)半導體研發(fā)有限責任公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張雪梅;蔣駿

1.一種執(zhí)行指令的微處理器，其中該微處理器取一組指令，所述指令包括至少一個控制流指令和至少一個非控制流指令，該微處理器包括：

控制指令標識單元，其存儲控制指令標識信息，所述控制指令標識信息標識已取指令組中該至少一個非控制流指令；

分支預測單元，其檢驗對應于該至少一個控制流指令的分支預測信息，并且不檢驗對應于該至少一個非控制流指令的分支預測信息。

2.如權利要求1所述的微處理器，其中分支預測單元包含分支歷史表。

3.如權利要求1所述的微處理器，其中分支預測單元包含分支目標緩沖器。

4.如權利要求1所述的微處理器，其中微處理器是并行取該組指令的超標量處理器。

5.如權利要求1所述的微處理器，其中微處理器根據(jù)包括多個階段的流水線執(zhí)行指令，其中分支預測單元在該多個階段的第一階段檢驗分支預測信息，該微處理器進一步包括：

指令高速緩存，在流水線的該第一階段中從所述指令高速緩存中取出該組指令。

6.如權利要求5所述的微處理器，進一步包括存儲控制指令標識信息的指令高速緩存標簽數(shù)組，其中該控制指令標識信息標識該至少一個控制流指令，其中控制指令標識單元從指令高速緩存標簽數(shù)組中接收控制指令標識信息。

7.如權利要求6所述的微處理器，進一步包括至少一個解碼器，其對指令進行解碼以產生控制指令標識信息，其中指令高速緩存標簽數(shù)組從該至少一個解碼器接收該控制指令標識信息。

8.如權利要求5所述的微處理器，其中該控制指令標識單元預測該指令高速緩存的地址。

9.如權利要求8所述的微處理器，其中該微處理器使用程序計數(shù)器對指令高速緩存進行訪問，其中該微處理器進一步包括：

比較單元，其對程序計數(shù)器的至少一部分同由控制指令標識單元預測的地址進行比較。

10.如權利要求9所述的微處理器，其中

當程序計數(shù)器的該至少一部分同由控制指令標識單元預測的地址匹配時，分支預測單元檢驗對應于該至少一個控制流指令的分支預測信息，并且不檢驗對應于該至少一個非控制流指令的分支預測信息。

11.在執(zhí)行指令的微處理器中，檢驗分支預測信息的方法，該方法包括：

取一組指令，包括至少一個控制流指令和至少一個非控制流指令；

對應于該至少一個控制流指令檢驗分支預測單元的分支預測信息，對應于該至少一個非控制流指令不檢驗分支預測單元的分支預測信息。

12.如權利要求11所述的方法，進一步包括：

預解碼該組指令，以產生標識該至少一個控制流指令和該至少一個非控制流指令的控制指令標識信息。

13.如權利要求12所述的方法，進一步包括：

在指令高速緩存標簽數(shù)組中存儲該控制指令標識信息。

14.如權利要求12所述的方法，進一步包括：

在控制指令標識單元中存儲該控制指令標識信息。

15.如權利要求11所述的方法，進一步包括：

訪問指令高速緩存，以取出該組指令；

在訪問該指令高速緩存的同時，訪問存儲控制指令標識信息的控制指令標識單元，所述控制指令標識信息標識該至少一個控制流指令和該至少一個非控制流指令；以及

在訪問指令高速緩存的同時，基于控制指令標識信息檢驗分支預測單元。