[發明專利]IP時鐘報文處理方法、設備及系統有效

申請號：	200810190130.0	申請日：	2008-12-31
公開（公告）號：	CN101453308A	公開（公告）日：	2009-06-10
發明（設計）人：	霍曉宇	申請（專利權）人：	華為技術有限公司
主分類號：	H04L1/16	分類號：	H04L1/16;H04L7/033;H04L12/56;H04L29/06
代理公司：	北京同立鈞成知識產權代理有限公司	代理人：	劉芳
地址：	518129廣東省***	國省代碼：	廣東;44
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	ip 時鐘報文處理方法設備系統
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明實施例涉及無線通信技術領域，尤其涉及一種IP時鐘報文處理方法、設備及系統。

背景技術

隨著網絡協議(Internet?Protocol，以下簡稱：IP)分組交換網絡的不斷發展，IP時鐘的同步問題日益突出。數字交換系統中傳遞的是對信息進行編碼后得到的離散脈沖信號，若兩個數字交換設備之間的IP時鐘不一致，就會在數字交換系統的緩沖存儲器中產生碼元的丟失或重復，導致在傳輸的比特流中出現滑動損傷。例如，在傳統固網時分復用(Time?DivisionMultiplex；以下簡稱：TDM)業務通過以太網承載時，如果承載網絡兩端的IP時鐘不一致，則極易造成滑碼，導致TDM語音及數據業務傳輸質量惡化，甚至傳輸中斷；IP無線接入網不同基站之間的IP時鐘如果不能同步在一定精度內，則業務應用在基站切換時會出現掉線。

現有技術中主要采用自適應時鐘恢復技術實現IP時鐘的同步。在自適應時鐘恢復技術中，IP時鐘信息被封裝成IP時鐘報文，傳輸設備中專用集成電路(Application?Specific?Integrated?Circuit，以下簡稱：ASIC)的邏輯單元，如現場可編程門陣列(Field-Programmable?Gate?Array，以下簡稱：FPGA)可以從該IP時鐘報文中提取IP時鐘信息，并根據提取出的IP時鐘信息計算時延值；然后，邏輯單元將該時延值上報CPU的主控單元；最后，主控單元對該時延值進行數模轉換處理，并根據數模轉換處理后獲得的IP時鐘信息調整本地的時鐘模塊，從而實現IP時鐘的同步。

發明人在實現本發明的過程中，發現現有技術至少存在以下缺點：由于ASIC的邏輯單元的程序是被固化在該邏輯單元中，因此該邏輯單元缺乏擴展性，僅能對固定格式和協議類型的IP時鐘報文進行解析，而不能解析新擴展的、復雜的協議格式封裝的IP時鐘報文，從而導致ASIC的邏輯單元在進行IP時鐘報文的解析時存在局限性，適用的協議類型范圍小。

發明內容

本發明實施例提供一種IP時鐘報文處理方法、設備及系統，用以解決現有技術中邏輯單元缺乏擴展性，僅能對固定格式和協議類型的IP時鐘報文進行解析，而不能解析新擴展的、復雜的協議格式封裝的IP時鐘報文的缺陷，實現靈活地對復雜的、新擴展的IP時鐘報文進行解析。

本發明實施例提供一種IP時鐘報文處理方法，包括：

獲取網絡處理器采用與接收到的IP時鐘報文的報文類型對應的解析方式對所述IP時鐘報文進行解析獲得的、與所述IP時鐘報文對應的時間戳信息；

根據所述時間戳信息和本地時間戳信息，獲取主控單元調整所述本地時間戳信息所用的時鐘調整參考信息。

本發明實施例提供一種IP時鐘報文處理方法，包括：

網絡處理器接收IP時鐘報文，確定所述IP時鐘報文的報文類型，并采用與所述報文類型對應的解析方式對所述IP時鐘報文進行解析，獲得與所述IP時鐘報文對應的時間戳信息；

所述網絡處理器根據所述時間戳信息和本地時間戳信息，獲取主控單元進行時鐘調整所用的時鐘調整參考信息。

本發明實施例提供一種IP時鐘報文處理設備，包括：

第一接收模塊，用于獲取網絡處理器采用與接收到的IP時鐘報文的報文類型對應的解析方式對所述IP時鐘報文進行解析獲得的、與所述IP時鐘報文對應的時間戳信息；

第一處理模塊，用于根據所述時間戳信息和本地時間戳信息，獲取主控單元進行時鐘調整所用的時鐘調整參考信息。

本發明實施例提供一種網絡處理器，包括：