[發明專利]半導體器件

無效

• 申請號: 200810181610.0
• 申請日: 2008-11-27
• 公開（公告）號: CN101593551A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 岡山昌太;村井泰光
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: G11C11/15
• 分類號: G11C11/15;H01L27/22;H01L43/08
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華;鄭 菊

1.一種半導體器件，包括：

存儲器陣列，所述存儲器陣列在行方向上劃分成多個塊并且包括以矩陣形式布置的多個存儲器單元，所述存儲器單元各自包括其電阻抗根據磁數據而變化的磁阻元件以及與所述磁阻元件串聯耦合并且具有控制電極的開關元件；

多個位線，所述位線是分別與所述存儲器陣列的存儲器單元列對應提供的、并且各自用于供應為了寫入所述磁數據而必需的第一數據寫入電流；

多個數字線，所述數字線各自單獨提供于各所述塊中的各存儲器單元行中、并且用于通過在與所述第一數據寫入電流相交的方向上供應第二數據寫入電流來寫入所述磁數據；

多個字線，所述字線各自耦合到在所述存儲器陣列的對應存儲器單元行中包括的多個控制電極、并且以具有第一薄層阻抗的傳導層形成；以及

多個共用字線，所述共用字線是分別與所述存儲器陣列的存儲器單元行對應提供的、并且被提供為所述塊所共用，所述共用字線各自以具有低于所述第一薄層阻抗的第二薄層阻抗的傳導層形成、并且在多個點電耦合到在對應存儲器單元行中提供的字線。

2.根據權利要求1所述的半導體器件，還包括：

行選擇電路，所述行選擇電路被提供為所述塊所共用、并且基于地址信號來選擇包括受到數據讀取或者受到數據寫入的存儲器單元的存儲器單元行；

字線驅動電路，所述字線驅動電路被提供為所述塊所共用、并且在數據讀取過程中激活在所述行選擇電路選擇的所述存儲器單元行中提供的共用字線；以及

多個數字線驅動電路，所述數字線驅動電路是分別與所述塊對應提供的、并且在數據寫入過程中經過在所述行選擇電路選擇的所述存儲器單元行中提供的數字線供應所述第二數據寫入電流。

3.根據權利要求2所述的半導體器件，還包括：列選擇電路，所述列選擇電路被提供為所述塊所共用、并且基于地址信號來選擇包括受到數據讀取或者受到數據寫入的存儲器單元的存儲器單元列，

其中所述數字線驅動電路各自經過與包括所述列選擇電路選擇的所述存儲器單元列的塊對應的數字線供應所述第二數據寫入電流。

4.根據權利要求1所述的半導體器件，還包括：

行選擇電路，所述行選擇電路被提供為所述塊所共用、并且基于地址信號來選擇包括受到數據讀取或者受到數據寫入的存儲器單元的存儲器單元行；

字線驅動電路，所述字線驅動電路被提供為所述塊所共用、并且激活在所述行選擇電路選擇的所述存儲器單元行中提供的共用字線；以及

多個數字線驅動電路，所述數字線驅動電路是分別與所述塊對應提供的，

其中所述數字線驅動電路各自耦合到所述共用字線、并且包括各自保持耦合的共用字線的活躍狀態的多個鎖存器電路，

所述鎖存器電路是分別與所述數字線對應提供的，以及

所述數字線驅動電路各自在所述數據寫入過程中經過與已經保持活躍狀態的鎖存器電路對應的數字線供應所述第二數據寫入電流。

5.根據權利要求4所述的半導體器件，還包括：列選擇電路，所述列選擇電路被提供為所述塊所共用、并且基于地址信號來選擇包括受到數據讀取或者受到數據寫入的存儲器單元的存儲器單元列，

其中如果對應數字線對應于包括所述列選擇電路選擇的所述存儲器單元列的塊，則所述鎖存器電路各自保持耦合的共用字線的活躍狀態。

6.根據權利要求5所述的半導體器件，還包括：

位線驅動電路，所述位線驅動電路在數據寫入過程中經過所述列選擇電路選擇的所述存儲器單元列供應所述第一數據寫入電流；以及

控制電路，所述控制電路控制所述行選擇電路、所述字線驅動電路、所述鎖存器電路、所述列選擇電路和所述位線驅動電路，

其中所述控制電路在數據讀取寫入過程中允許所述字線驅動電路激活在所述行選擇電路選擇的所述存儲器單元行中提供的共用字線、允許耦合到所述激活的共用字線的鎖存器電路保持活躍狀態、然后允許所述字線驅動電路去激活在所述行選擇電路選擇的所述存儲器單元行中提供的所述共用字線、然后允許所述位線驅動電路經過在所述列選擇電路選擇的所述存儲器單元列中提供的位線供應所述第一數據寫入電流。