[發明專利]非易失性半導體存儲器件

無效

• 申請號: 200810178672.6
• 申請日: 2007-02-01
• 公開（公告）號: CN101431079A
• 公開（公告）日: 2009-05-13
• 發明（設計）人: 木下敦寬;白田理一郎;渡邊浩志;室岡賢一;古賀淳二
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/522;H01L21/8247;H01L21/768
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 郭 放

1.非易失性半導體存儲器件，包括：

半導體襯底；

以矩陣狀形成于上述半導體襯底上的多個半導體柱；

在上述多個半導體柱之間、沿列方向以條帶狀形成于上述半導體襯底上的、作為字線的多個第一傳導區域；

分別形成于上述多個半導體柱的頂上的多個第二傳導區域；

沿行方向與上述多個第二傳導區域相連接的多個位線；

分別形成在上述第一和第二傳導區域之間的上述多個半導體柱上的、與上述第一和第二傳導區域相接觸的多個溝道區域；

在通過上述半導體襯底上方的第一絕緣膜連續形成的、在上述多個半導體柱之間沿列方向對著上述多個溝道區域的、并用作控制柵的多個第三傳導區域；以及

分別通過位于上述多個溝道區域上部的第二絕緣膜、在高于上述多個第三傳導區域的位置上形成的多個電荷積累區域，

其中，上述多個第二傳導區域由n型硅形成，上述多個溝道區域由p型硅形成，且上述電荷積累區域是通過形成于上述半導體柱的側表面上的氧化硅膜形成的氮化硅膜，上述電荷積累區域至少夾有位于上述多個第二傳導區和上述多個溝道區域之間的p-n結界面。

2.根據權利要求1的器件，其中，在對上述控制柵施加控制電壓時上述溝道區域完全耗盡。

3.根據權利要求1的器件，其中，上述第一傳導區域是加入了雜質的半導體層。

4.根據權利要求1的器件，其中，上述第一傳導區域是金屬。

5.根據權利要求1的器件，其中，上述溝道區域的厚度小于等于上述控制柵的高度的一半。

6.包括多個層疊層的非易失性半導體存儲器件，其中每個層疊層包括如權利要求1所述的器件。