[發明專利]功率管理方法及相應設備

無效

• 申請號: 200810176972.0
• 申請日: 2008-05-22
• 公開（公告）號: CN101394192A
• 公開（公告）日: 2009-03-25
• 發明（設計）人: J－P·西貝斯
• 申請（專利權）人: 迪康公司
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04L12/56
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 郭思宇

1.一種用于接收包括連續數據突發(B)的射頻信號的設備，所述設備包括：

-解調單元(12)，該解調單元包括形成用于解調所述射頻信號的數據路徑的多個處理元件(16)，

-功率管理模塊(18)，用于在接收數據突發(B)之前激活所述處理元件(16)，

其特征在于所述功率管理模塊(18)適于從激活時刻(T0)起相繼激活所述處理元件(16)。

2.如權利要求1所述的設備，其特征在于用于激活處理元件的所述功率管理模塊(18)：

-包括同步持續時間確定模塊(46)，該同步持續時間確定模塊用于確定在數據路徑上位于所述要被激活的處理元件之前的各處理元件(16)的同步持續時間，以及

-適于在與所述激活時刻(T0)加上所述同步持續時間相對應的時刻激活所述要被激活的處理元件。

3.如權利要求2所述的設備，其特征在于所述功率管理模塊(18)包括分析模塊(44)，用于確定所述信號的接收質量參數，并且

所述同步持續時間確定模塊(46)適于從所述接收質量參數推導出所述同步持續時間。

4.如權利要求3所述的設備，其特征在于所述接收質量參數為多普勒效應。

5.如權利要求3所述的設備，其特征在于所述接收質量參數為維特比特征群。

6.如權利要求1至5中任一項所述的設備，其特征在于：

所述功率管理模塊(18)適于確定所述解調單元(12)的總同步持續時間(SD)，

所述功率管理模塊(13)適于確定所述數據突發的期望接收時刻(T)，以及

所述激活時刻(T0)對應于所述突發脈沖的所述接收時刻(T)減去所述總同步持續時間(SD)。

7.一種用于適于接收包括連續數據突發(B)的射頻信號的接收機的功率管理方法，所述接收機包括解調單元(12)，該解調單元包括形成用于解調所述射頻信號的數據路徑的多個處理元件(16)，所述方法包括在接收數據突發(B)之前激活所述處理元件(16)，其特征在于所述處理元件(16)從激活時刻(T0)起沿著數據路徑被相繼地激活。

8.如權利要求7所述的方法，其特征在于為了激活處理元件，該方法包括：

確定沿著數據路徑位于所述要被激活的處理元件之前的各處理元件的同步持續時間，

在與所述激活時刻(T0)加上所述同步持續時間相對應的時刻激活所述要被激活的處理元件。

9.如權利要求8所述的方法，其特征在于該方法包括：

確定所述信號的接收質量參數，以及

從所述接收質量參數推導出同步持續時間。

10.如權利要求9所述的方法，其特征在于所述接收質量參數為多普勒效應。

11.如權利要求9所述的方法，其特征在于所述接收質量參數為維特比特征群。

12.如權利要求7至11中任意一項所述的方法，其特征在于該方法包括：

確定所述數據突發的接收時刻(T)，

確定所述解調單元的總同步持續時間(SD)，

其中所述激活時刻(T0)對應于所述數據突發的接收時刻(T)減去所述總同步持續時間(SD)。

13.如權利要求12所述的方法，其特征在于所述總同步持續時間對應于在所述激活時刻(T0)和為先前接收的數據突發從所述解調單元輸出解調數據之間的時間長度。

14.如權利要求12所述的方法，其特征在于所述總同步持續時間對應于在所述激活時刻(T0)和為預定數量的先前接收的數據突發從所述解調單元輸出解調數據之間的平均時間長度。

15.一種存儲處理器程序的處理器可讀介質，所述處理器程序具有指令序列，該指令序列當被處理器執行時使執行依據權利要求7至14中任一項的方法。