[發明專利]半導體存儲器件及其驅動方法

有效

• 申請號: 200810167181.1
• 申請日: 2008-09-28
• 公開（公告）號: CN101399079A
• 公開（公告）日: 2009-04-01
• 發明（設計）人: 尹錫徹
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C11/4078
• 分類號: G11C11/4078
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 楊林森;康建峰

1.一種半導體存儲器件，包括：

第一鎖存器，被配置成響應于模式寄存器設置MRS命令脈沖來鎖存 由多位構成的模式寄存器設置MRS代碼；

代碼控制器，被配置成響應于來自所述第一鎖存器的輸出信號中的預 設位的代碼值來生成用于表示所述模式寄存器設置MRS代碼是否為非法 的控制信號；

第二鎖存器，被配置成響應于所述控制信號而選擇性地鎖存來自所述 第一鎖存器的輸出信號；以及

模式解碼器，被配置成對來自所述第二鎖存器的輸出信號進行解碼， 以輸出工作模式。

2.如權利要求1所述的半導體存儲器件，其中，多位的所述模式寄 存器設置MRS代碼是在施加所述模式寄存器設置MRS命令脈沖時經由 多個地址引腳而輸入的。

3.如權利要求2所述的半導體存儲器件，其中，所述第二鎖存器包 括與來自所述第一鎖存器的模式寄存器設置MRS代碼的多位對應的多個 位鎖存器。

4.如權利要求3所述的半導體存儲器件，其中，所述多個位鎖存器 中的每個包括：

緩沖器，被配置成緩沖從所述第一鎖存器輸出的模式寄存器設置 MRS代碼的對應位，

傳遞單元，被配置成響應于所述控制信號而選擇性地傳遞來自所述緩 沖器的輸出信號，以及

鎖存器，被配置成鎖存來自所述傳遞單元的輸出信號。

5.如權利要求2所述的半導體存儲器件，其中，所述代碼控制器包 括：

第一非法代碼檢測器，被配置成接收從所述第一鎖存器輸出的模式寄 存器設置MRS代碼的第一和第二位，以檢測預定的非法代碼組合，

第二非法代碼檢測器，被配置成采用所述第一和第二位來檢測與從所 述第一非法代碼檢測器中檢測的預定的非法代碼組合不同的預定的非法 代碼組合，以及

組合單元，被配置成組合來自所述第一非法代碼檢測器和所述第二非 法代碼檢測器的輸出信號，以輸出所述控制信號。

6.如權利要求2所述的半導體存儲器件，其中，所述代碼控制器響 應于與列地址選通CAS延時對應的位的模式寄存器設置MRS代碼而生 成所述控制信號。

7.如權利要求6所述的半導體存儲器件，還包括：

第一非法代碼檢測器，被配置成接收從所述第一鎖存器輸出的模式寄 存器設置MRS代碼的第一至第三位，以檢測預定的非法代碼組合，

第二非法代碼檢測器，被配置成采用從所述第一鎖存器輸出的模式寄 存器設置MRS代碼的第一和第二位來檢測與從所述第一非法代碼檢測器 中檢測的預定的非法代碼組合不同的預定的非法代碼組合，

第三非法代碼檢測器，被配置成接收所述第一和第二位來檢測與從所 述第一非法代碼檢測器和所述第二非法代碼檢測器中檢測的預定的非法 代碼組合不同的預定的非法代碼組合，以及

組合單元，被配置成組合來自所述第一非法代碼檢測器、所述第二非 法代碼檢測器和所述第三非法代碼檢測器的輸出信號，以輸出所述控制信 號。

8.如權利要求7所述的半導體存儲器件，其中，所述第一非法代碼 檢測器包括：第一至第三反相器，被配置成分別將從所述第一鎖存器輸出 的模式寄存器設置MRS代碼的第一至第三位反相；以及第一與非門，被 配置成對來自所述第一至第三反相器的輸出信號進行與非操作。

9.如權利要求8所述的半導體存儲器件，其中，所述第二非法代碼 檢測器包括：第四和第五反相器，被配置成將從所述第一鎖存器輸出的模 式寄存器設置MRS代碼的第一和第二位反相；以及第二與非門，被配置 成對來自所述第四和第五反相器的輸出信號以及所述模式寄存器設置 MRS代碼的第三位進行與非操作。

10.如權利要求9所述的半導體存儲器件，還包括：

第三與非門，被配置成對從所述第一鎖存器輸出的模式寄存器設置 MRS代碼的第一至第三位進行與非操作。