[發明專利]一種壓控振蕩器電路

無效

• 申請號: 200810154718.0
• 申請日: 2008-12-30
• 公開（公告）號: CN101630942A
• 公開（公告）日: 2010-01-20
• 發明（設計）人: 戴宇杰;呂英杰;張小興;鄒玉峰
• 申請（專利權）人: 天津南大強芯半導體芯片設計有限公司
• 主分類號: H03B5/12
• 分類號: H03B5/12;H03L7/099
• 代理公司: 暫無信息
• 代理人: 暫無信息

(一)技術領域：

本發明涉及一種振蕩器電路，尤其是一種壓控振蕩器電路。

(二)背景技術：

現有的CMOS差分振蕩電路，大多數都只能在很小的頻率調節范圍內進行調節。偶爾出現的寬調節范圍的電路結構，其既不能在低電壓下很好的工作，又使得輸出的波形振幅不夠穩定，增大了振蕩電路相位噪聲，使整個電路系統的抗噪聲能力下降。這樣的振蕩電路已經越來越不能滿足低壓、低噪聲和寬頻率調節范圍的需要。

(三)發明內容：

本發明的目的在于提供一種壓控振蕩器電路，它是一種結構簡單、可靠性高、頻率調節范圍寬、能在極低電源電壓下正常動作的CMOS壓控振蕩電路。

本發明的技術方案：一種壓控振蕩器電路，其特征在于它由至少三級相互級聯的完全相同的全差分單元電路組成。

上述所說的全差分單元電路分為由晶體管PMOS1和晶體管PMOS2組成的電流源全差分單元電路或由晶體管PMOS1組成的電流源全差分單元電路。

上述所說的由晶體管PMOS1和晶體管PMOS2組成的電流源全差分單元電路包括由晶體管PMOS1和晶體管PMOS2組成的電流源、由晶體管PMOS3和晶體管PMOS4組成的差分輸入對、由晶體管NMOS1和晶體管NMOS2組成的正反饋有源負載及由晶體管NMOS3、晶體管NMOS4、晶體管NMOS5和晶體管NMOS6組成的對輸出信號振幅進行限幅控制的電壓鉗位電路；其中，晶體管PMOS1的源極連接電源，柵極連接偏置電壓1，漏極連接晶體管PMOS2的源極；所說的晶體管PMOS2的柵極連接偏置電壓2，漏極分別連接晶體管PMOS3的源極和晶體管PMOS4的源極；所說的晶體管PMOS3的柵極分別連接晶體管NMOS5的柵極以及正相輸入端子，晶體管PMOS3的漏極分別連接反相輸出端子、晶體管NMOS2的柵極、晶體管NMOS1的漏極、晶體管NMOS3的漏極以及晶體管NMOS5的漏極；所說的晶體管PMOS4的柵極分別連接晶體管NMOS6的柵極以及反相輸入端子，晶體管PMOS4的漏極與正相輸出端子、晶體管NMOS1的柵極、晶體管NMOS2的漏極、晶體管NMOS4的漏極、以及晶體管NMOS6的漏極相連；所說的晶體管NMOS1的源極和晶體管NMOS2的源極直接接地；所說的晶體管NMOS3的柵極連接其自身的漏極；所說的晶體管NMOS4的柵極連接其自身的漏極；所說的晶體管NMOS3的源極、晶體管NMOS4的源極、晶體管NMOS5的源極和晶體管NMOS6的源極直接接地。

上述所說的由晶體管PMOS1組成的電流源全差分單元電路包括由晶體管PMOS1組成的電流源、由晶體管PMOS3和晶體管PMOS4組成的差分輸入對、由晶體管NMOS1和晶體管NMOS2組成的正反饋有源負載及由晶體管NMOS3、晶體管NMOS4、晶體管NMOS5和晶體管NMOS6組成的對輸出信號振幅進行限幅控制的電壓鉗位電路；其中，晶體管PMOS1的源極連接電源，柵極連接偏置電壓，漏極分別連接晶體管PMOS3的源極和晶體管PMOS4的源極；所說的晶體管PMOS3的柵極分別連接晶體管NMOS5的柵極以及正相輸入端子，晶體管PMOS3的漏極分別連接反相輸出端子、晶體管NMOS2的柵極、晶體管NMOS1的漏極、晶體管NMOS3的漏極以及晶體管NMOS5的漏極；所說的晶體管PMOS4的柵極分別連接晶體管NMOS6的柵極以及反相輸入端子，晶體管PMOS4的漏極與正相輸出端子、晶體管NMOS1的柵極、晶體管NMOS2的漏極、晶體管NMOS4的漏極、以及晶體管NMOS6的漏極相連；所說的晶體管NMOS1的源極和晶體管NMOS2的源極直接接地；所說的晶體管NMOS3的柵極連接其自身的漏極；所說的晶體管NMOS4的柵極連接其自身的漏極；所說的晶體管NMOS3的源極、晶體管NMOS4的源極、晶體管NMOS5的源極和晶體管NMOS6的源極直接接地。

上述所說壓控振蕩器電路應用在各種電路系統中。