[發明專利]模擬至數字轉換器及其進行增益誤差校正的方法

有效

• 申請號: 200810137793.6
• 申請日: 2008-07-23
• 公開（公告）號: CN101355362A
• 公開（公告）日: 2009-01-28
• 發明（設計）人: 薛康偉;杜宇軒
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

技術領域

本發明有關于模擬至數字轉換器(Analog?to?Digital?Converter，ADC)，特別是有關于模擬至數字轉換器的增益誤差校正(Gain?Error?Calibration)方法。

背景技術

模擬至數字轉換器將一模擬輸入信號轉換為一數字輸出信號。目前有數種模擬至數字轉換器，包括閃存(flash)式ADC、管線(pipelined)式ADC、以及循環(cyclic)式ADC。此三種ADC中，閃存式ADC具有最短的反應時間，因其具有最簡單的電路結構。閃存式ADC包括多個比較器，用以直接比較一模擬輸入信號與多個參考電壓以產生一數字輸出信號。當數字輸出信號所需的解析度提升時，閃存式ADC必須包含大量的比較器，會增加電路的復雜度及所占據的芯片面積。因此，閃存式ADC僅能用于數字輸出信號的解析度低時。

與閃存式ADC相比，管線式ADC及循環式ADC需要較少比較器并占據較少芯片面積便可產生高解析度的數字輸出信號。圖1為現有的管線式ADC100的區塊圖。管線式ADC100包括多個相串聯的管線級101～10N，每一管線級產生數字輸出信號D_out的幾個位。于這些相串聯的管線級101～10N中，一在前的管線級產生一管線級輸出值以表示數字輸出信號D_out的較高位(significant)的位，并自其級輸入信號減去其管線級輸出值以得到一剩余信號，最后放大該剩余信號以得到其級輸出信號。一后續管線級接著接收該在前管線級的級輸出信號作為級輸入信號，并以類似的方式產生其管線級輸出值，以表示數字輸出信號D_out的較低位的位。舉例來說，第二管線級102依據其級輸入信號R₁產生一管線級輸出值d_o2與一級輸出信號R₂，該級輸出信號R₂又作為后續的第三管線級103的級輸入信號。增益誤差校正模塊120接著收集管線級101～10N的管線級輸出值d_o1～d_oN以產生最終的數字輸出信號D_out。由于每一管線級僅產生數字輸出信號D_out的幾個位，各管線級輸出值的解析度較低且需要較少的比較器便可運作。

圖2為圖1的管線式ADC100的第一管線級101的區塊圖。第一管線級101包括取樣保存電路202、次級ADC204、加法器206、次級DAC(Digitalto?Analog?Converter)208、減法器210、以及放大器212。取樣保存電路202取樣級輸入信號V_in。由于管線級101為管線式ADC100的第一個管線級，其級輸入信號V_in為管線式ADC100的模擬輸入信號。次級ADC?204接著數字化級輸入信號V_in以產生一管線級輸出值d_o1以表示管線式ADC?100的數字輸出信號D_out的一至數個最高位的位。于一實施例中，次級ADC?204為一閃存式ADC。

加法器206接著將一修正碼P₁與管線級輸出值d_o1相加以得到一和值。次級DAC?208接著將該和值由數字格式轉換為模擬格式以得到一和信號。減法器210接著自級輸入信號V_in減去該和信號以得到一剩余信號。放大器212接著依據一增益值G放大剩余信號以得到其級輸出信號R₁。級輸出信號R₁接著輸入后續管線級102作為其級輸入信號，而第二管線級102以類似的方式產生其管線級輸出值d_o2。除了未包含取樣保持電路202及加法器206之外，管線式ADC?100的其它管線級的電路結構皆類似于第一管線級101。因為沒有加法器206，于其它管線級中減法器210直接將次級DAC?208轉換得到的管線級輸出值自其級輸入信號減除，以得到一剩余信號，接著以放大器212放大剩余信號而得到其級輸出信號。