[發(fā)明專利]模擬數(shù)字轉(zhuǎn)換器

無效

• 申請?zhí)枺?/td>: 200810131308.4
• 申請日: 2008-08-01
• 公開（公告）號: CN101640538A
• 公開（公告）日: 2010-02-03
• 發(fā)明（設計）人: 蔡志厚;王威評
• 申請（專利權(quán)）人: 揚智科技股份有限公司
• 主分類號: H03M1/06
• 分類號: H03M1/06;H03M1/08
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種模擬數(shù)字轉(zhuǎn)換器(Analog?to?Digital?Converter，ADC)，特別是有關(guān)于一種快閃式模擬數(shù)字轉(zhuǎn)換器(flash?ADC)。

背景技術(shù)

圖1為傳統(tǒng)快閃式存儲器的一種實施方式。如圖所示，放大器A₁、A₂、A₃、A₄…等組成一輸入級放大器陣列102；比較器C₁、C₂、C₃、C₄…等組成一比較器陣列104；閂鎖(latch)L₁、L₂、L₃、L₄…等組成一閂鎖陣列106。圖中V₁、V₂、V₃、V₄…等為一遞增/遞減參考電壓產(chǎn)生器(voltage?ladder，未顯示在圖中)所提供的多個參考信號。

輸入級放大器陣列102負責計算并且放大輸入信號V_in與參考信號V₁、V₂、V₃、V₄…等的差值，以產(chǎn)生多個放大差值ad₁、ad₂、ad₃、ad₄…等。比較器陣列104將所述這些放大差值ad₁、ad₂、ad₃、ad₄…等與一臨界值(例如0V)比較，以得到多個比較結(jié)果cr₁、cr₂、cr₃、cr₄…等。閂鎖陣列106的功能如同編碼器(encoder)，將比較結(jié)果cr₁、cr₂、cr₃、cr₄…等轉(zhuǎn)換成一組數(shù)字信號D₁、D₂、D₃、D₄…等。如此一來，模擬式的輸入信號V_in即可被轉(zhuǎn)換成一組數(shù)字數(shù)據(jù)(由D₁、D₂、D₃、D₄…等所組成)。

如圖1所示，ADC使用到大量的放大器、比較器元件(A₁-A₄…等與C₁-C₄…等)。此類元件通常存在噪音(noise)與轉(zhuǎn)換偏移(offset)等缺陷；這些缺陷將導致ADC的運作出現(xiàn)誤差。

發(fā)明內(nèi)容

本發(fā)明揭露一種模擬數(shù)字轉(zhuǎn)換器，其中包括一輸入級放大器陣列、一輸入級分壓器陣列、一比較器陣列以及一編碼器。輸入級放大器陣列負責計算且放大一輸入信號與多個參考信號的差值以輸出多個放大差值。輸入級分壓器陣列將相鄰的上述放大差值兩兩平均以輸出多個平均放大差值。比較器陣列將所述這些平均放大差值與一臨界值比較以輸出多個比較結(jié)果。編碼器將所述這些比較結(jié)果轉(zhuǎn)換為一組數(shù)字信號以標示該輸入信號的大小。

本發(fā)明的模擬數(shù)字轉(zhuǎn)換器的另一種實施方式包括一輸入級放大器陣列、一輸入級分壓器陣列、至少一中間級放大器陣列、一中間級分壓器陣列、一比較器陣列、以及一編碼器。輸入級放大器陣列負責計算且放大一輸入信號與多個參考信號的差值，以輸出多個放大差值。輸入級分壓器陣列將相鄰的上述放大差值兩兩平均，以輸出多個平均放大差值。中間級放大器陣列負責放大所述這些平均放大差值；其相鄰的輸出端的信號由上述中間級分壓器陣列兩兩平均后傳送至上述比較器陣列與一臨界值作比較。比較器陣列將輸出多個比較結(jié)果。編碼器負責將所述這些比較結(jié)果轉(zhuǎn)換為一組數(shù)字信號以標示該輸入信號的大小。

本發(fā)明的模擬數(shù)字轉(zhuǎn)換器的另一種實施方式包括一輸入級放大器陣列、至少一中間級放大器陣列與對應的中間級分壓器陣列、一比較器陣列、以及一編碼器。輸入級放大器陣列負責計算且放大一輸入信號與多個參考信號的差值，以輸出多個放大差值。中間級放大器陣列負責放大所述這些放大差值；其相鄰的輸出端的信號由上述中間級分壓器陣列兩兩平均后耦接至上述比較器陣列與一臨界值作比較。比較器陣列將輸出多個比較結(jié)果。編碼器負責將所述這些比較結(jié)果轉(zhuǎn)換為一組數(shù)字信號以標示該輸入信號的大小。